用vhdl實現的分頻器，可產生任意對主時鐘的分頻，從而是實現不同頻率pwm的控制
標簽： vhdl 分頻器
上傳時間： 2016-06-01
上傳用戶：6546544
BCSCTL1 = 0X00 //將寄存器的內容清零 XT2震蕩器開啟 LFTX1工作在低ACLK的分頻因子為1
標簽： BCSCTL1 LFTX1 0X00 ACLK
上傳時間： 2014-01-22
上傳用戶：asdfasdfd
雙人搶答器的程序,可以加分減分等,還可以用指示燈表示開始搶答和搶答結束
標簽： 分 搶答 搶答器 減
上傳時間： 2016-06-11
上傳用戶：zhangliming420
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
標簽： altera FPGA PLL 分頻器
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
一個可實現多倍（次）分頻器VHDL源代碼設計
標簽： VHDL 分頻器 源代碼
上傳時間： 2014-01-27
上傳用戶：2467478207
一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
標簽： CPLD FPGA 整數 分頻器
上傳時間： 2016-07-13
上傳用戶：CHENKAI
好的分頻器設計程序，有三個，二分頻，八分頻隨便改，比較實用
標簽： 分頻器 設計程序
上傳時間： 2016-07-15
上傳用戶：songyue1991
（1）利用單片機定時器中斷和定時器計數方式實現秒、分定時。 （2）通過LED顯示程序的調整，熟悉8155與8051，8155與LED的接口技術
標簽： LED 用單片機 定時器中斷 定時器
上傳時間： 2013-11-29
上傳用戶：yd19890720
Classifier4J是一個很好的基于java的分類器,里面有Native bayes和KNN等方法的文本分類.另外還 提供了分詞和自動摘要等功能
標簽： Classifier4J Native bayes java
上傳時間： 2016-08-14
上傳用戶：lwwhust
在做2維度樣本分類的過程中,若我們能事先畫出訓練樣本在空間中的分散情形,這將有助於我們在設定SVM分類器的參數C的取值範圍. 例如:若畫出的訓練樣本的散佈較分散,我們可以得知此時採用的參數值可以取在較大的範圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
標簽： SVM 分 分散
上傳時間： 2016-08-19
上傳用戶：sy_jiadeyi
蟲蟲下載站版權所有 京ICP備2021023401號-1
