單片機開發(fā)中除必要的硬件外，同樣離不開軟件，我們寫的匯編語言源程序要變?yōu)镃PU可以執(zhí)行的機器碼有兩種方法，一種是手工匯編，另一種是機器匯編，目前已極少使用手工匯編的方法了。機器匯編是通過匯編軟件將源程序變?yōu)闄C器碼，用于MCS-51 單片機的匯編軟件有早期的A51，隨著單片機開發(fā)技術的不斷發(fā)展，從普遍使用匯編語言到逐漸使用高級語言開發(fā)，單片機的開發(fā)軟件也在不斷發(fā)展，Keil 軟件是目前最流行開發(fā)MCS-51 系列單片機的軟件，這從近年來各仿真機廠商紛紛宣布全面支持Keil 即可看出。Keil 提供了包括C編譯器、宏匯編、連接器、庫管理和一個功能強大的仿真調試器等在內的完整開發(fā)方案，通過一個集成開發(fā)環(huán)境（uVision）將這些部份組合在一起。運行Keil 軟件需要Pentium 或以上的CPU，16MB或更多RAM、20M 以上空閑的硬盤空間、WIN98、NT、WIN2000、WINXP等操作系統(tǒng)。掌握這一軟件的使用對于使用51 系列單片機的愛好者來說是十分必要的，如果你使用C 語言編程，那么Keil 幾乎就是你的不二之選（目前在國內你只能買到該軟件、而你買的仿真機也很可能只支持該軟件），即使不使用C 語言而僅用匯編語言編程，其方便易用的集成環(huán)境、強大的軟件仿真調試工具也會令你事半功倍。我們將通過一些實例來學習Keil 軟件的使用，在這一部份我們將學習如何輸入源程序，建立工程、對工程進行詳細的設置，以及如何將源程序變?yōu)槟繕舜a。圖1 所示電路圖使用89C51 單片機作為主芯片，這種單片機性屬于MCS-51 系列，其內部有4K 的FLASH ROM,可以反復擦寫，非常適于做實驗。89C51 的P1 引腳上接8 個發(fā)光二極管，P3.2~P3.4 引腳上接4 個按鈕開關，我們的第一個任務是讓接在P1 引腳上的發(fā)光二極管依次循環(huán)點亮。 一、Keil 工程的建立首先啟動Keil 軟件的集成開發(fā)環(huán)境，這里假設讀者已正確安裝了該軟件，可以從桌面上直接雙擊uVision 的圖標以啟動該軟件。UVison啟動后，程序窗口的左邊有一個工程管理窗口，該窗口有3 個標簽，分別是Files、Regs、和Books，這三個標簽頁分別顯示當前項目的文件結構、CPU 的寄存器及部份特殊功能寄存器的值（調試時才出現(xiàn)）和所選CPU 的附加說明文件，如果是第一次啟動Keil，那么這三個標簽頁全是空的。
上傳時間： 2013-12-26
上傳用戶：liulinshan2010
微機接口技術試題：《微機接口技術》模擬試題 一、 選擇題：（每空1分，共20分）1． CPU與外設之間交換數據常采用 、 、 和 四種方式，PC機鍵盤接口采用 傳送方式。 ⒉ 當進行DMA方式下的寫操作時，數據是從 傳送到 __中。 ⒊ PC總線、ISA總線和EISA總線的地址線分別為： 、 和 根。 ⒋ 8254定時/計數器內部有 個端口、共有 種工作方式。 ⒌8255的A1和A0引腳分別連接在地址總線的A1和A0，當命令端口的口地址為317H時，則A口、B口、C口的口地址分別為 、 、 。 ⒍ PC微機中最大的中斷號是 、最小的中斷號是 。 ⒎PC微機中鍵盤是從8255的 口得到按鍵數據。 ⒏ 串行通信中傳輸線上即傳輸_________，又傳輸_________。 二、選擇題：（每題2分，共10分）⒈ 設串行異步通信每幀數據格式有8個數據位、無校驗、一個停止位，若波特率為9600B/S，該方式每秒最多能傳送（ ）個字符。 ① 1200 ② 150 ③ 960 ④ 120 2．輸出指令在I/O接口總線上產生正確的命令順序是（ ）。① 先發(fā)地址碼，再發(fā)讀命令，最后讀數據。② 先發(fā)讀命令、再發(fā)地址碼，最后讀數據。③ 先送地址碼，再送數據，最后發(fā)寫命令。④ 先送地址碼，再發(fā)寫命令、最后送數據。3 使用8254設計定時器，當輸入頻率為1MHZ并輸出頻率為100HZ時，該定時器的計數初值為（ ）。 ① 100 ② 1000 ③ 10000 ④ 其它 4 在PC機中5號中斷，它的中斷向地址是（ ）。 ① 0000H：0005H ② 0000H：0010H ③ 0000H：0014H ④ 0000H：0020H 5． 四片8259級聯(lián)時可提供的中斷請求總數為（ ）。 ① 29個 ② 30個 ③ 31個 ④ 32個 6． 下述總線中，組內都是外設串行總線為（ ）組。① RS-485、IDE、ISA。② RS-485、IEEE1394、USB。③ RS-485、PCI、IEEE1394。④ USB、SCSI、RS-232。 7. DMA在（ ）接管總線的控制權。① 申請階段 ② 響應階段 ③ 數據傳送階段 ④ 結束階段 8. 中斷服務程序入口地址是（ ）。 ① 中斷向量表的指針 ② 中斷向量 ③ 中斷向量表 ④ 中斷號
上傳時間： 2013-11-16
上傳用戶：xiaoxiang
《DSP集成開發(fā)環(huán)境CCS開發(fā)指南》教材，簡體中文.part1
標簽： part DSP CCS 集成開發(fā)環(huán)境
上傳時間： 2013-11-23
上傳用戶：破曉sunshine
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-21
上傳用戶：zhyfjj
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。
上傳時間： 2013-10-14
上傳用戶：1214209695
Verilog_實現(xiàn)任意占空比、任意分頻的方法
上傳時間： 2013-11-07
上傳用戶：JasonC
伺服舵機作為基本的輸出執(zhí)行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產生較大的延遲，從而使PWM信號波形 不穩(wěn)，導致舵機發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機的實現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機的FPGA實現(xiàn)方法。重點論述了適合于FPGA實現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
標簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機
上傳時間： 2013-10-13
上傳用戶：Aeray
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(huán)(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上傳時間： 2013-11-07
上傳用戶：jasson5678
