電池作為手持設(shè)備中的電源，通常直接給升壓DC/DC 轉(zhuǎn)換器供電。由于升壓DC/DC 轉(zhuǎn)化器本身拓撲結(jié)構(gòu)的缺陷，從電池到負載始終有一條電流通路，如圖1 所示。一旦負載短路到地(GND),短路產(chǎn)生
標簽： DCDC 手持設(shè)備 升壓 可靠性設(shè)計
上傳時間： 2013-04-24
上傳用戶：mopdzz
設(shè)計了一種適合于H.264 的變字長解碼器根據(jù)碼流特點進行模塊劃分減少硬件開銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設(shè)計仿真并通過
上傳時間： 2013-07-15
上傳用戶：shen007yue
單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計了一個基于89C2051 單片機的溫度采集器
上傳時間： 2013-07-04
上傳用戶：xyipie
本文介紹了AT89S51單片機和DS12887時鐘芯片構(gòu)成的新型打鈴器的研制過程，詳細介紹了單片機的硬件電路設(shè)計和軟件編程方法，具有很高的科研和商業(yè)價值
上傳時間： 2013-06-17
上傳用戶：xzt
EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標簽： EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時間： 2013-07-26
上傳用戶：liaofamous
本文分析了目前軟PLC 編輯器中功能塊編程的不足，提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型，詳細討論了PLC 梯形圖中圖元的設(shè)計方法，并基于此方
上傳時間： 2013-06-21
上傳用戶：allen-zhao123
光伏并網(wǎng)逆變器是將太陽能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標準光伏并網(wǎng)逆變器的拓撲結(jié)構(gòu)分為很多種，本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器
標簽： 太陽能電池 光伏并網(wǎng) 逆變器
上傳時間： 2013-08-02
上傳用戶：baiom
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與功能擴展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設(shè)計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復(fù)雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計了一個并行乘法器。在實現(xiàn)該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數(shù)。同時，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對部分積并行相加。 本文以32點復(fù)數(shù)FFT為例進行設(shè)計與邏輯綜合。通過設(shè)計相應(yīng)的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對設(shè)計結(jié)果提出了進一步的改進方案，在乘法器內(nèi)加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
