使用Verilog編寫的同步FIFO
使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。...
聲音同步技術資料
?? 資源總數：2537
?? 電路圖：1
?? 聲音同步全部資料 (2537個)
基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA)...
FPGA異步時鐘設計中的同步策略
FPGA異步時鐘設計中的同步策略，需要...
altera fpga 基于vhdl,實現vga的同步block
altera fpga 基于vhdl,實現vga的同步block....
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法...
基于FPGA 的OFDM 寬帶數據通信同步系統設計與實現
這是篇, 覺得甚是有用，大家共同學學。...
FPGA同步設計技術
FPGA同步設計技術,對在FPGA設計中出現的同步問題,毛刺的處理等問題,給出了相應的對策...
同步復位和異步復位,FPGA設計
同步復位和異步復位,FPGA設計...
同步多個1 GSPS直接數字頻率合成器AD9910
多個DDS器件同步后，就可以在多個頻率載波實現相位和幅度的精確數字調諧控制。這種控制在雷達應用和用于邊帶抑制的正交(I/Q)上變頻中很有用。 ...
同步RS觸發器工作特性的Multisim仿真
給出了具有置0、置1功能及不確定輸出狀態的同步RS觸發器的Multisim仿真方法，即用字組產生器產生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態輸出信號的波形，可直觀描述觸發器的置0、置1...