<rt id="64c4q"></rt>
<strike id="64c4q"></strike>
<strike id="64c4q"></strike>
自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。 首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下，濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數的收斂性和穩定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法，在同樣環境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節省硬件資源。 設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心，設計了一種TD-SCDMA系統的自適應波束成形器，分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。
上傳時間： 2013-07-16
上傳用戶：xyipie
PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。 論文首先對PROFIBUS現場總線技術進行概述，主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。 在硬件設計中，本文從PROFIBUS協議芯片SPC3實現的具體功能出發，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。 本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現。在軟件設計中，詳細介紹了通信接口的軟件設計實現，包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。 再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態軟件，組建系統進行通訊測試，得到良好結果。
標簽： PROFIBUSDP FPGA 接口
上傳時間： 2013-05-25
上傳用戶：xwd2010
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術，設計了一種便攜式的振動頻譜分析儀，用于旋轉機械的故障監測和診斷。以SOPC技術為手段，將信號采集和信號處理電路通過可編程片上系統來實現，其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械，這類設備的異常振動往往會影響正常工作，嚴重時還會出現各種重大事故，該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測，運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規定的時間內與DSP模塊進行數據交換，并對ADC各引腳時序進行控制，使兩者協調同步工作，編制了相應的VHDL語言程序。其二，采用SOPC Builder設計開發，實現了基于NIOS Ⅱ的32位CPU軟核，創建了相應的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設計，開發出了FIR和FFT等功能模塊，并且添加到SOPC系統中，使其可以由NIOS Ⅱ很容易的調用。其四，在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統，提高了整個系統的穩定性，并且降低了開發難度，提高了系統升級的能力。由于整個設計是基于FPGA開發的，所以該系統包括了所有FPGA系統的特點，包括并行的DSP處理、在系統可編程、升級簡單等特點，極易使設計產品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
提出通過對分塊圖像的DCT 系數進行動態范圍壓縮來改進傳統的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數與JPEG 標準量化表重新設計了DCT 系數碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產生一定泄漏，一部分信號又傳回遠端，產生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。 首先，對回波產生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊，并通過模塊級和系統級功能仿真以及時序仿真驗證，最終在現場可編程門陣列(Field Programmable Gate Arrav，FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。 根據ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。
上傳時間： 2013-06-18
上傳用戶：qwe1234
QFN SMT工藝設計指導.pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對比較新的IC封裝形式，但由于其獨特的優勢，其應用得到了快速的增長。QFN是一種無引腳封裝，它有利于降低引腳間的自感應系數，在高頻領域的應用優勢明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個大面積裸露焊端用來導熱，圍繞大焊端的外圍四周有實現電氣連接的I/O焊端，I/O焊端有兩種類型：一種只裸露出元件底部的一面，其它部分被封裝在元件內；另一種焊端有裸露在元件側面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設計指南上都未包含相關內容，本文可以幫助指導用戶進行QFN的焊盤設計和生產工藝設計。但需要說明的是本文只是提供一些基本知識供參考，用戶需要在實際生產中不斷積累經驗，優化焊盤設計和生產工藝設計方案，以取得令人滿意的焊接效果
上傳時間： 2013-04-24
上傳用戶：吳之波123
隨著印制電路板功能的日益增強，結構日趨復雜，系統中各個功能單元之間的連線間距越來越細密，基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上，相當于設置了施加激勵和觀測響應的內建虛擬探頭，通過該技術可以大大的提高數字系統的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。 完整的邊界掃描測試系統主要由測試控制部分和目標器件構成，其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心，它主要實現JTAG協議的自動轉換，產生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協議轉換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術的基本原理入手，分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內功能模塊進行基于Testbench驗證的基礎上，利用嵌入式系統的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真，實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調試的基礎上，軟硬件結合對整個系統可行性進行了測試。從測試結果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。 本文設計的邊界掃描控制器具有自主知識產權，可以與其他處理器結合構成完整的邊界掃描測試系統，并且為SOPC系統提供了一個很有實用價值的組件，具有很明顯的現實意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
計算機有關的接插件的引腳說明,hlp格式。比如串口，并口，PS/2，VGA，PC2，SCSI,IDE，ATA等，均有詳細的引腳定義，還附送了幾個濾波器電路，十分值得收藏。
上傳時間： 2013-04-24
上傳用戶：520
該論文介紹了D類音頻功放，Class D Audio Power Amplifier，全英文，可以借鑒學習。
標簽： 功放制作
上傳時間： 2013-06-05
上傳用戶：英雄
