隨著電力電子技術的發展，交流電源系統的電能質量問題受到越來越多的關注。傳統的整流環節廣泛采用二極管不控整流和晶閘管相控整流電路，向電網注入了大量的諧波及無功，造成了嚴重的污染。提高電網側功率因數以及降低輸入電流諧波成為一個研究熱點。功率因數校正技術是減小用電設備對電網造成的諧波污染，提高功率因數的一項有力措施。本文所做的主要工作包括以下幾部分： 1.分析了單位功率因數三相橋式整流的工作原理，這種整流拓撲從工作原理上可以分成兩部分：功率因數補償網絡和常規整流網絡。在此基礎上，為整流電路建立了精確的數學模型。 2.這種單位功率因數三相橋式整流的輸入電感是在額定負載下計算出的，當負載發生變化時，其功率因數會降低。針對這種情況，提出了一種新的控制方法。常規整流網絡向電網注入的諧波可以由功率因數補償網絡進行補償，所以輸入功率因數相應提高。負載消耗的有功由電網提供，補償網絡既不消耗有功也不提供任何有功。根據功率平衡理論，可以確定參考補償電流。雙向開關的導通和關斷由滯環電流控制確定。在這一方法的控制下，雙向開關工作在高頻下，因此輸入電感值相應降低。仿真和實驗結果都表明：新的控制方法下，負載變化時，輸入電流仍接近于正弦，功率因數接近1。 3.根據IEEE-519標準對諧波電流畸變率的要求，為單位功率因數三相橋式整流提出了另一種控制方法。該方法綜合考慮單次諧波電流畸變率、總諧波畸變率、功率因數、有功消耗等性能指標，并進行優化，推導出最優電流補償增益和相移。將三相負載電流通過具有最優電流補償增益和相移的電流補償濾波器，得到補償后期望的電網電流，驅動雙向開關導通和關斷。仿真和實驗都收到了滿意的效果，使這一整流橋可以工作在較寬的負載范圍內。 4.單位功率因數三相橋式整流中直流側電容電壓隨負載的波動而波動，為提高其動、靜態性能，將簡單自適應控制應用到了直流側電容電壓的控制中，并提出利用改進的二次型性能指標修改自適應參數的方法，可以在實現對參考模型跟蹤的同時又不使控制增量過大，與常規的PI型簡單自適應控制相比在適應律的計算中引入了控制量的增量和狀態誤差在k及k+1時刻的采樣值。利用該方法為直流側電壓設計了控制器，并進行了仿真與實驗研究，結果表明與PI型適應律相比，新的控制器能提高系統的動態響應性能，負載變化時系統的魯棒性更強。
上傳時間： 2013-06-15
上傳用戶：WS Rye
本文以異步電機參數離線自整定及參數在線辨識為對象，從理論分析，算法提出，仿真證明和實驗驗證四部分進行了深入研究。 異步電機參數離線自整定及參數在線辨識技術的研究，為異步電機控制性能的不斷提高提供了保障，以使更好，更精確的控制方式能夠應用到工程實際中去。 由于在工程中使用的電機和變頻器不一定能夠匹配，而需要在電機運行之前由專業的工程師對變頻器作重新設置，此過程復雜，耽誤時間而且需要專業人員操作。 本文提出一套異步電機參數離線自整定算法，使用C語言編程，并在一臺2.2KW電機的硬件實驗平臺上驗證了該算法，實現了電機在運行之前，變頻器自動測試出電機的基本參數，為矢量控制等控制方式提供所需要的電機參數。 電機在運行過程中，由于溫度等因素的影響，電機的參數會發生變化，影響電機運行的穩定性，所以要對電機參數做在線辨識。本文對異步電機參數在線辨識作了理論分析和方法總結，為下一步工作打下基礎。 算法的實現需要相應的硬件實驗平臺，本文對硬件實驗平臺作了詳細介紹，包括主電路的設計、IGBT的驅動保護電路設計、DSP數字控制器的設計。 本文還對文中提出的實驗方法作了MATLAB/Simulink仿真，驗證了該方法的可行性，對實驗有指導意義。
上傳時間： 2013-04-24
上傳用戶：541657925
本文在此背景下，針對非線性PID控制、自抗擾控制以及Smith預估器和前饋控制展開研究。為了提高控制器的穩定性和魯棒性，設計了ADRC-Smith預估控制器和前饋ADRC控制器，將其應用于大時滯溫度控制系統，并在此基礎上設計了吹塑機控制系統解決方案，通過大量的理論研究、仿真和實驗，實現了良好的控制效果。論文的主要工作有： 1.研究了自抗擾技術和溫度控制的現狀以及溫度控制的特點。 2.研究了ADRC的發展史，深入了解ADRC的原理與優點。ADRC在控制非線性對象時比PID具有更好的控制性能，但是參數調節理論不完善，阻礙了其廣泛應用。 3.通過MATLAB仿真，得到ADRC參數之間的內在規律，通過將ADRC的參數統一到一個時間因子上，達到簡化調節參數個數的目的，從而降低調試難度，同時，在無時滯溫控實驗平臺上進行實驗，驗證了參數調節規律的可行性。 4.自抗擾控制器在大時滯溫控上的應用，以前文獻一般將時滯環節等效成一階慣性環節，這樣就要求增加ADRC的階次，增加了調節參數個數，在參數調節理論不完善的情況下無疑是增加了調試難度。本文將ADRC分別與Smith預估器和前饋控制器相結合，設計了ADRC-Smith預估控制器和前饋ADRC控制器來解決具有大時滯控制問題。這兩類新控制器的優點是不增加ADRC的階次，是解決不確定大時滯被控對象的新途徑，也是ADRC控制器實際應用上的一次創新。 5.在可編程計算機控制器(PCC)搭建的大時滯溫控實驗平臺上進行實驗，將前饋ADRC控制器和貝加萊專用溫度控制器PIDXH的控制效果進行比較，實驗結果表明前饋ADRC控制器在穩定性、魯棒性等方面都優于PIDXH控制器。 6.研究了吹塑機控制系統解決方案，并在吹塑機上實驗前饋ADRc控制器，得到了良好的控制效果，進一步驗證了算法的可行性。
上傳時間： 2013-04-24
上傳用戶：1234xhb
工業生產過程中，時滯對象普遍存在，同時也是較難控制的，尤其是大時滯對象的控制一直都是一個難題。而很多溫度控制系統都是屬于大時滯系統，常見的智能溫度控制器雖然在溫度控制的實際應用中表現了比較理想的控制效果，但它仍然屬于將參數整定與系統控制分開處理的離線整定方法，如果工況發生變化就必須重新調整參數。針對這一問題，為了實現時滯系統參數自整定的控制，本文將神經網路控制、模糊控制和PID控制結合起來，設計了基于神經網路的模糊自適應PID控制器。 首先，本論文分析了時滯系統的特點，討論了幾種時滯系統較為成熟的常規控制算法：微分先行控制算法、史密斯預估控制算法、大林控制算法，并深入研究了它們的控制性能；并且通過仿真對這三種控制方法在溫控系統中的控制性能進行了比較。 其次，在分析PID參數自整定傳統方法的基礎上，設計了一種改進方法，并設計了相應的控制器。該控制器綜合了模糊控制、神經網絡控制和PID控制各自的長處，既具備了模糊控制簡單有效的控制作用以及較強的邏輯推理功能，也具備了神經網絡的自適應、自學習的能力，同時也具備了傳統PID控制的廣泛適應性。該方法不需要離線整定參數，實現了在線自整定參數。仿真實驗表明了該控制器對模型和環境都具有較好的適應能力和較強的魯棒性。 最后將基于神經網路的模糊自適應PID控制器應用于貝加萊PID溫控裝置，能夠出色地實現參數的在線自整定。理論分析、系統仿真、實驗結果都證實了這種控制策略能有效地減少系統超調量，并減少了調節時間，提高了系統的實時性和控制精度。
上傳時間： 2013-07-05
上傳用戶：xinyuzhiqiwuwu
直流電動機具有優良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統控制器采用分立元件,其故障率高,穩定性差,技術落后,很難滿足生產的需要.隨著計算機技術及通信技術的發展,數字化直流調速系統克服了這一不足,成為直調系統的主流. 本文設計的系統以DSP為主控芯片,監控系統控制芯片使用P89C669單片機,通過上下位機的數據通訊,實現系統參數設計和調節的數字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現了系統的雙閉環控制. 5.針對由于負載、轉動慣量等的變化影響系統的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環調速系統自適應的Narendra方案的具體實現,通過仿真驗證方案的可行性.
上傳時間： 2013-04-24
上傳用戶：kennyplds
本文的目的在于設計一個自適應噪音抵消系統,使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統基本原理,并對自適應噪聲抵消系統的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統進行計算機仿真,驗證系統設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統,在高速信號處理芯片(TMS320LF2407)上開發實現了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
關于半橋或全橋自舉式浮動柵極驅動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網中下載。這里集合上傳~
標簽： 驅動
上傳時間： 2013-07-30
上傳用戶：碉堡1234
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
無線傳感器網絡（Wireless Sensor Networks，WSN）是由大量傳感器節點組成，這些節點部署在監測區域內通過無線通信方式，形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息，并發送給觀察者，可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制（Medium Access Control，MAC）協議處于無線傳感器網絡協議的物理層和路由層之間，用于在傳感器節點間公平有效地共享通信媒介，對傳感器網絡的性能有較大影響。與傳統無線網絡不同，提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議，討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協議，并在此基礎上，通過NS2平臺對MAC層協議進行了仿真，研究不同網絡負荷下信道訪問機制的各個參數對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能，諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試，最終通過測試，驗證了該設計的功能。測試結果表明，該模塊能滿足無線傳感器網絡低速率應用環境的需要，具有優良的擴展性能，達到了預期的設計目標。
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
