亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

芯科

芯科,是國內(nèi)PCB抄板/芯片解密行業(yè)的鼻祖和亞洲最大的反向技術(shù)研發(fā)中心。
  • FPGA圖像處理板設計

    VLSI(超大規(guī)模集成電路)的快速發(fā)展,使得FPGA技術(shù)得到了迅猛發(fā)展,F(xiàn)PGA的快速發(fā)展又為實時圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來了新的方法和思路,全景圖像處理是實時圖像處理中一個嶄新的領(lǐng)域,其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應用前景。 本文首先介紹了全景圖像處理的發(fā)展狀況,課題的主要背景、國內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展,F(xiàn)PGA/CPLD的特點,并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu),硬件描述語言,開發(fā)工具Quartus Ⅱ以及FPGA開發(fā)的一般原則。 文章的重點放在了電路板的設計部分,也就是本文的第三章。在介紹電路設計部分之前首先介紹一些高速數(shù)字電路設計中的一些概念、高速數(shù)字電路設計中常見問題,并對常見問題給出了一般解決方法。 在FPGA電路板設計部分中,對FPGA電路的設計過程作了詳細的說明,其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設計要點,多層電路板設計要點,F(xiàn)PGA供電管腳的處理注意事項,F(xiàn)PGA芯片中PLL模塊的設計以及FPGA的配置方法,并給出了作者的設計思路。FPGA供電電源也是電路板設計的要點所在,文章中也著重對其進行了介紹,提及了FPGA電源設計指標要求及電壓功耗估計,并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設計思路和方法。同時文章中對FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲電路、USB2.0接口電路的設計做了相應的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個穩(wěn)定運行的平臺。 在第四章中介紹了IC總線控制器的狀態(tài)機圖及信號說明和相應的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果,驗證了設計目的,為進一步的工作打下了良好的基礎。

    標簽: FPGA 圖像 理板設計

    上傳時間: 2013-04-24

    上傳用戶:15736969615

  • 基于Verilog語言的實用FPGA設計(美)科夫曼

    基于Verilog語言的實用FPGA設計(美),國外verilog標準權(quán)威教材,現(xiàn)貢獻出來,不下別后悔~~

    標簽: Verilog FPGA 語言

    上傳時間: 2013-04-24

    上傳用戶:zhyiroy

  • MSC1211中文資料,pdf datasheet

    MSC1211 單片機是美國德州儀器公司最新推出的集成數(shù)字/模擬混合信號的高性能芯片,具有很高的計算速度,時鐘頻率達到33MHZ,降低了系統(tǒng)噪聲和電源功耗,提高了對接收的信號射頻數(shù)據(jù)處理能力;

    標簽: datasheet 1211 MSC

    上傳時間: 2013-07-05

    上傳用戶:thh29

  • 基于ARM平臺的存儲卡系統(tǒng)設計與實現(xiàn)

    隨著現(xiàn)代計算機技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展,嵌入式系統(tǒng)成為了當前信息行業(yè)最熱門的焦點之一。而ARM以其高性能低功耗的特點成為目前應用最廣泛的32位嵌入式處理器。在嵌入式操作系統(tǒng)方面,Linux憑借其性能優(yōu)異、結(jié)構(gòu)清晰、平臺支持廣泛、網(wǎng)絡支持強勁及開放源代碼等多方面的優(yōu)勢,被嵌入式系統(tǒng)開發(fā)者廣泛地采用。Linux 2.6包含許多新的特性,為其在嵌入式領(lǐng)域的應用提供了強有力的支持,新的內(nèi)核越來越多地應用于嵌入式Linux系統(tǒng)中。 本文的工作基于艾科公司研發(fā)的硬件平臺Ark1600開展。該平臺上集成了多個功能模塊,例如LCD、12S、GPIO、12C等,同時支持XD、CF、MMC、SD等多種硬件存儲設備,在設備通信方面提供了USB、串行通信等傳輸方式。本文的主要工作是研究Linux在ARM芯片上的移植,并在此基礎上闡述Linux設備驅(qū)動的開發(fā)。 首先構(gòu)建了交叉編譯環(huán)境,然后在分析Ark1600硬件體系結(jié)構(gòu)的基礎上詳細闡述了BootLoader程序設計與實現(xiàn)、Linux2.6內(nèi)核移植、Ramdisk文件系統(tǒng)移植的全過程,為后續(xù)項目的實施搭建了一個良好的開發(fā)平臺。論文最后闡述了Linux 2.6內(nèi)核中開發(fā)塊設備驅(qū)動程序的實現(xiàn)方法,并以XD塊設備驅(qū)動程序為例,詳細闡述了Linux驅(qū)動程序的開發(fā)流程。 主要工作量在于BootLoader程序的設計與實現(xiàn)、Linux系統(tǒng)移植和XD塊設備驅(qū)動程序的開發(fā)。因為項目平臺獨特的硬件環(huán)境,一些程序代碼要嚴格依賴硬件設備設計。在Linux移植中的主要工作包括串口控制臺的驅(qū)動、設置系統(tǒng)的存儲布局、初始化系統(tǒng)定時器、初始化系統(tǒng)中斷、在Linux系統(tǒng)中建立標識本硬件平臺的結(jié)構(gòu)體變量、配置并編譯Linux內(nèi)核等。

    標簽: ARM 存儲卡 系統(tǒng)設計

    上傳時間: 2013-05-18

    上傳用戶:wzr0701

  • MDIO接口邏輯設計及其FPGA驗證

    隨著集成電路技術(shù)的飛速發(fā)展,芯片的規(guī)模越來越大,集成度越來越高,工作頻率越來越快,但是芯片的設計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應用越來越廣泛,MDIO接口模塊的應用也越來越多,因此將MDIO接口模塊設計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設計,介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設計方法,對此IP核進行了仿真驗證,最后進行了FPGA測試,功能和性能達到了要求,最終通過了IP審核流程并且已成功應用于企業(yè)的以太網(wǎng)接口芯片中。

    標簽: MDIO FPGA 接口 邏輯設計

    上傳時間: 2013-07-20

    上傳用戶:nanfeicui

  • 高速Viterbi譯碼器的FPGA實現(xiàn)

    本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器,也可以集成到大規(guī)模ASIC通信芯片中,作為全數(shù)字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發(fā)設計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀,在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同,F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn),這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn),本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:181992417

  • 現(xiàn)場可編程邏輯門陣列(FPGA)技術(shù)的應用研究

    現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統(tǒng)下載于同一芯片中,實現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應用已達到相當高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統(tǒng)的設計和實現(xiàn),綜合上述應用,介紹了FPGA實驗系統(tǒng)的軟件開發(fā)環(huán)境,實現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設計中的應用.

    標簽: FPGA 現(xiàn)場可編程 應用研究 邏輯門

    上傳時間: 2013-04-24

    上傳用戶:龍飛艇

  • 高動態(tài)GPS接收機CA碼的接收

    GPS(全球定位系統(tǒng))是美國建立的高精度衛(wèi)星定位導航系統(tǒng),高動態(tài)GPS接收機可應用于衛(wèi)星、飛機、高速列車等許多場合。高動態(tài)給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率,普通民用接收機無法正常工作。適用于高動態(tài)條件的接收機可以有效消除多普勒頻移及其變化率對信號接收的影響,提高導航定位精度。 本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號格式的基礎上,重點研究高動態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下: 1.深入研究擴頻信號的各種捕獲算法,提出了一種適用于高動態(tài)的基于FFT的C/A碼快速捕獲算法; 2.研究擴頻碼跟蹤和載波跟蹤技術(shù),設計了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)(DLL)及一種叉積自動頻率跟蹤環(huán)(CPAFC)與科斯塔斯(Costas)環(huán)相結(jié)合的載波跟蹤方案,并在MATLAB環(huán)境下建立系統(tǒng)模型,對環(huán)路參數(shù)進行了詳細的設計; 3.初步完成了GPS接收機基帶處理模塊核心單元的FPGA設計和功能仿真。

    標簽: GPS 動態(tài) 接收機 接收

    上傳時間: 2013-07-10

    上傳用戶:suxuan110425

  • 基于FPGA的紅外遙控電子密碼鎖的實現(xiàn)

    本文介紹了一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設計方法。重點闡述了紅外遙控電子密碼鎖的整體架構(gòu)設計;介紹了一種由PT2248作為發(fā)送器,MIM-R1AA 38KHZ紅外一體化接收解調(diào)器作為接收器的紅外遙控系統(tǒng)的構(gòu)建方法;詳細說明了如何運用EDA技術(shù)自頂向下的設計方法,來實現(xiàn)基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時,本論文詳細闡述了各模塊的功能及外部接口信號,給出了各模塊的仿真波形以及整個系統(tǒng)的測試流程和測試結(jié)果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時,利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設計完成的狀態(tài)機控制器分別實現(xiàn)液晶顯示控制器,通過比較分析得知KCPSM3實現(xiàn)的控制器,在對FPGA的資源利用方面更加合理,實現(xiàn)更加便捷。 本論文利用紅外遙控技術(shù)解鎖,大大提高了電子密碼鎖的安全性能;采用FPGA開發(fā)設計,所有算法完全由硬件電路來實現(xiàn),使得系統(tǒng)的工作可靠性大為提高,同時由于FPGA具有在系統(tǒng)可編程功能,當設計需要更改時,只需更改FPGA中的控制和接口電路,利用EDA工具將更新后的設計下載到FPGA中即可,無需更改外部電路的設計,大大提高了設計的效率。因此,采用FPGA開發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級與改進也極其方便。

    標簽: FPGA 紅外遙控 電子密碼鎖

    上傳時間: 2013-06-19

    上傳用戶:111111112

  • 基于FPGA的擴頻通信系統(tǒng)的實現(xiàn)

    擴頻通信技術(shù)是信息時代的三大高技術(shù)通信傳輸方式之一,與常規(guī)的通信技術(shù)相比。具有低截獲率、強抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點,目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后,它被迅速推廣到各種公用和專用通信網(wǎng)絡之中,如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。 擴頻通信技術(shù)中,最常見的是直接序列擴頻通信(DSSS)系統(tǒng),然而目前專用擴頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次,目前用FPGA與DSP相結(jié)合實現(xiàn)的直接序列擴頻的收發(fā)系統(tǒng)比較多,系統(tǒng)復雜且成本高。另外,現(xiàn)代擴頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設計一個全部用FPGA技術(shù)實現(xiàn)的擴頻通信收、發(fā)系統(tǒng)具有較強的實際應用價值。 根據(jù)FPGA的高速并行處理能力和全硬件實現(xiàn)的特點,采用直接序列擴頻技術(shù),借助QuartusⅡ6.0及Protel99se工具,完成了系統(tǒng)的軟件仿真和硬件電路設計。實驗結(jié)果表明,比用傳統(tǒng)的FPGA與DSP相結(jié)合實現(xiàn)方式,提高了處理速度,減少了硬件延時。同時采用了流水線技術(shù),提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級,與專用擴頻芯片相比,具有很大的靈活性。所有模塊都集成在一個芯片中,提高了系統(tǒng)的穩(wěn)定性和可靠性。

    標簽: FPGA 擴頻通信

    上傳時間: 2013-05-18

    上傳用戶:天天天天

主站蜘蛛池模板: 抚松县| 涿州市| 友谊县| 遂平县| 长治县| 雅安市| 莆田市| 曲阜市| 山阳县| 新沂市| 岗巴县| 大安市| 竹山县| 通道| 清远市| 利川市| 云阳县| 华宁县| 咸宁市| 三原县| 永济市| 连州市| 奉贤区| 曲水县| 平潭县| 泰来县| 常州市| 新兴县| 环江| 钟山县| 周宁县| 南充市| 四子王旗| 阿尔山市| 盐城市| 山西省| 进贤县| 星子县| 北宁市| 新民市| 金沙县|