甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網上,實現(xiàn)低成本、構建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數學模型的場合進行有效的控制；近年來，F(xiàn)PGA及EDA技術發(fā)展迅速。本論文就是要結合這兩種先進技術，在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統(tǒng)設計。 首先闡述了模糊控制的理論基礎，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結構和VHDL語言的基礎上，采用自項向下的設計方法，應用主流EDA工具進行模糊控制各模塊的設計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數字系統(tǒng)設計技術在智能控制領域應用的一個嘗試，拓寬了模糊控制器的實現(xiàn)形式，相比于傳統(tǒng)的以單片機為載體的模糊控制器，在系統(tǒng)的簡單性、實時性和經濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進行了探索。 本文對三大關鍵技術進行了深入研究： 第一，由掃頻信號發(fā)生器的設計出發(fā)，對直接數字頻率合成技術(DDS)進行了系統(tǒng)的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數學運算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術應用于該算法，對該方法進行改進，完成了基于流水線技術的BCD碼除法運算的設計，并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機和FPGA體系結構的集成化設計方案；以VerilogHDL為設計語言，實現(xiàn)了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術等，進而提出了系統(tǒng)的總體設計方案，包括設計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
當前，在系統(tǒng)級互連設計中高速串行I/O技術迅速取代傳統(tǒng)的并行I/O技術正成為業(yè)界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統(tǒng)設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業(yè)計算和控制、測試設備等。迄今業(yè)界已經發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數據分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務器和存儲子系統(tǒng)等需要極高數據傳輸速率的應用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務的要求。ATCA作為標準串行總線結構，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術的發(fā)展背景、現(xiàn)狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發(fā)展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續(xù)性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統(tǒng)中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
QualcommTool 高通CPU用的JTAG工具
標簽： 高通
上傳時間： 2013-07-03
上傳用戶：qin1208
ARM嵌入式技術在工業(yè)和生活中正得到越來越廣泛的應用，為了適應技術的發(fā)展和社會的需求，滿足為社會培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設ARM嵌入式技術相關課程及其實驗課程將成為趨勢。在課程中設置合理實驗，可以有效提高學生的動手能力和培養(yǎng)創(chuàng)新性思維，幫助學生更快、更好地掌握理論和應用技術。 論文設計的ARM嵌入式教學實驗系統(tǒng)包括一塊適合普通高校嵌入式技術實驗課程教學的實驗開發(fā)板及其配套的實驗。該實驗系統(tǒng)針對一般高校所開設的ARM嵌入式技術相關課程的要求而設計，配套實驗符合教學大綱及實驗課時的要求。 論文設計的實驗開發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網模塊等。實驗開發(fā)板采用S3C4510B網絡控制芯片用作控制和信號處理，使用網絡接口芯片DM9161和隔離變壓器H1102完成網絡接入，使用AM29LV160和HY57V641620HG構建16位存儲單元，使用AT24C01和PCF8583來構建I2C接口，使用MAX232完成TTL電平轉換以擴展RS232串口，并擴展鍵盤和LCD實現(xiàn)人機交互。實驗開發(fā)板的硬件設計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學生盡可能的創(chuàng)造動手制作PCB的實驗條件。實驗板的接口設計能夠讓學生較為方便地開展實驗，并考慮了實驗板擴展和二次開發(fā)的需要。 論文設計的實驗系統(tǒng)配套實驗主要有基礎實驗、擴展實驗和設計實驗。基礎實驗主要幫助學生熟悉嵌入式系統(tǒng)的片內資源和特殊功能寄存器的配置方法，對整個嵌入式系統(tǒng)的架構有一定的理解，能編程完成一些簡單的控制功能；擴展實驗主要幫助學生建立嵌入式系統(tǒng)開發(fā)和設計的基本理念，能夠設計和實現(xiàn)常見的外設驅動程序，能夠進行操作系統(tǒng)的配置和移植，能夠自行對實驗板進行一定程度的擴展；設計實驗能夠幫助學生提高嵌入式系統(tǒng)的設計開發(fā)能力，使學生能根據需要設計出實現(xiàn)一定功能的擴展模塊，從而使實驗板擴展成實現(xiàn)具體功能的工業(yè)產品。基礎實驗包括ADS集成環(huán)境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴展實驗包括建立交叉編譯環(huán)境實驗、操作系統(tǒng)編譯實驗、操作系統(tǒng)移植實驗、以太網通信實驗、TFTP實驗、WEB訪問實驗；設計實驗包括TCP/IP協(xié)議棧實驗、Web服務器實驗。學生通過完成基礎實驗、擴展實驗和設計實驗來達到教學大綱的要求，并可以在此基礎上進行更深入的創(chuàng)新性開發(fā)實驗，可以滿足一般高校嵌入式技術實驗課程教學的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實驗開發(fā)板設計完成后進行的調試。實驗開發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統(tǒng)的擴展方案和二次開發(fā)方案，并對嵌入式新技術的發(fā)展做了粗淺的探討。 論文所做的工作以科學發(fā)展觀為指導，是對普通高校ARM嵌入式技術實驗課程設計的一次有益探索。
標簽： ARM 嵌入式 教學實驗系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：jjq719719
刀具狀態(tài)的精確監(jiān)測是保證金屬切削加工過程順利進行的關鍵，因此研制準確、可靠且成本低廉的刀具狀態(tài)監(jiān)測系統(tǒng)一直是研究人員所追求的目標。在眾多刀具狀態(tài)監(jiān)測方法中，聲發(fā)射監(jiān)測技術，以其信號直接來源于切削區(qū)，具有靈敏度高、響應快，能有效避開低頻干擾等優(yōu)點，非常適用于刀具狀態(tài)監(jiān)測。 圍繞如何獲取高信噪比的刀具狀態(tài)信號特征，擬結合嵌入式技術，構建準確、穩(wěn)定、低成本的實時刀具狀態(tài)監(jiān)測與辨識系統(tǒng)。給出了基于ARM& WinCE平臺的刀具狀態(tài)監(jiān)測系統(tǒng)數據處理平臺軟硬件初步解決方案。作為課題的前期研究本文主要進行了以下工作： （1）分析了聲發(fā)射信號與刀具磨損狀態(tài)的相關性，驗證了利用聲發(fā)射信號進行刀具狀態(tài)監(jiān)測的可行性； （2）確定刀具狀態(tài)監(jiān)測系統(tǒng)的整體方案，包括系統(tǒng)整體架構、軟硬件設計方案。ARM& WinCE構成本系統(tǒng)的數據處理與顯示平臺，EVC為圖形界面應用程序開發(fā)工具； （3）構建了數據處理與顯示平臺。選用MagicARM2410實驗開發(fā)平臺，簡化了硬件設計；根據系統(tǒng)的功能需求，進行ARM平臺的接口設計、操作系統(tǒng)和必要的驅動程序的剪裁及移植； （4）完成了數據處理與顯示應用軟件設計。系統(tǒng)軟件包括界面模塊、數據管理模塊、數據處理模塊、圖形及結果顯示模塊、參數設置模塊等，其中數據處理模塊主要包括小波消噪、小波包分解特征提取等算法； （5）實現(xiàn)了ARM& WinCE平臺與PC機的實時可靠通訊。
標簽： WinCE ARM 刀具 狀態(tài)監(jiān)測
上傳時間： 2013-04-24
上傳用戶：lanjisu111
隨著電子技術的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補了這一缺點。 隨著電子技術的發(fā)展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現(xiàn)相應的控制邏輯，兩者的結合才能真正的實現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現(xiàn)，如閾值設定、自動穩(wěn)譜以及多道數據采集，在節(jié)省了元件的數目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應用的操作系統(tǒng)。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業(yè)控制，無線通訊，網絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統(tǒng)設計方案。利用ARM芯片豐富的外設資源對傳統(tǒng)的多道脈沖幅度分析器進行改進和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數據采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統(tǒng)最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統(tǒng)的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統(tǒng)設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
Internet的快速發(fā)展以及網絡規(guī)模的迅速增長，使得對網絡管理的需求變得越來越重要。這就要求對網絡中所有設備及協(xié)議進行管理。而當今網絡管理方式的發(fā)展趨勢是更加智能化、自動化。這就需要由網絡管理軟件來更大限度的減少網絡管理員工作量，使網絡管理員的工作從繁雜的管理網絡操作轉變到管理網絡工具。 SNMP（簡單網絡管理協(xié)議）協(xié)議由于其易于實現(xiàn)和廣泛的TCP/IP應用基礎而獲得廠商的支持。而開源的NetSNMP軟件的跨平臺特性，使其在網絡設備中得到了廣泛應用。但以前基于SNMP的網絡管理通常都是通過命令行或簡單的網絡管理工具，管理操作起來比較繁瑣，而且收集到的結果比較抽象。AdventNet公司出品的Opmanager軟件不僅擁有對SNMP監(jiān)控數據強大的圖形圖表生成能力，而且簡單易用。與NetSNMP結合，可以很好的實現(xiàn)企業(yè)級的網絡管理功能。因此本文選用Opmanager網絡管理軟件實現(xiàn)了基于嵌入式Linux平臺的SNMP圖形化監(jiān)控。 首先介紹了SNMP協(xié)議，包括SNMP協(xié)議的概述和SNMP協(xié)議的規(guī)范。其次構建了基于ARM7和ARM9兩套嵌入式Linux開發(fā)平臺，并在Linux PC上建立了它們的交叉編譯環(huán)境。再次把NetSNMP代理程序分別移植到了這兩套ARM平臺，并對移植的程序進行裁減和優(yōu)化使其適合在嵌入式設備上運行。最后通過Opmanager網絡管理軟件實現(xiàn)了對嵌入式設備的圖形化監(jiān)控，并在此基礎上拓展了自定義的監(jiān)控項使Opmanager管理軟件能輪詢到它們并生成實時的圖形。最后Opmanager在快照主頁面將它們定義為主視圖，在主窗口顯示出來。
標簽： ARMLinuz SNMP 圖形化 監(jiān)控
上傳時間： 2013-08-02
上傳用戶：asdfasdfd
