異步電機(jī)無速度傳感器矢量控制技術(shù)提高了交流傳動(dòng)系統(tǒng)的可靠性，降低了系統(tǒng)的實(shí)現(xiàn)成本。準(zhǔn)確辨識(shí)電機(jī)轉(zhuǎn)速是實(shí)現(xiàn)無速度傳感器矢量控制的關(guān)鍵。 本文對無速度傳感器矢量控制系統(tǒng)進(jìn)行了研究，建立了異步電動(dòng)機(jī)無速度傳感器電壓解耦矢量控制系統(tǒng)和基于模型參考自適應(yīng)(MRAS)的無速度傳感器矢量控制系統(tǒng)。基于MRAS的無速度傳感器矢量控制系統(tǒng)利用電動(dòng)機(jī)定子電壓方程和電流方程得到電動(dòng)機(jī)轉(zhuǎn)速的模型參考自適應(yīng)辨識(shí)算法，在此基礎(chǔ)上建立了一個(gè)改進(jìn)的變參數(shù)MRAS速度辨識(shí)數(shù)學(xué)模型，并利用Matlab軟件對基于該速度辨識(shí)模型的無速度傳感器異步電動(dòng)機(jī)矢量控制系統(tǒng)在不同的情況下進(jìn)行了詳細(xì)的仿真研究。仿真結(jié)果驗(yàn)證了該改進(jìn)的變參數(shù)MRAS速度辨識(shí)模型具有令人滿意的辨識(shí)精度和動(dòng)態(tài)性能。 基于MRAS的轉(zhuǎn)速估算理論從本質(zhì)上來說屬于基于電機(jī)理想模型的轉(zhuǎn)速估算方案，該方法依賴于電機(jī)參數(shù)，而電機(jī)參數(shù)在電機(jī)運(yùn)動(dòng)過程中變化很大，因而給出了對電機(jī)的一些定、轉(zhuǎn)子參數(shù)進(jìn)行實(shí)時(shí)辨識(shí)方法，以保持系統(tǒng)的動(dòng)、靜態(tài)性能。 在傳統(tǒng)型模型參考自適應(yīng)系統(tǒng)基礎(chǔ)上，將系統(tǒng)中原有的自適應(yīng)調(diào)節(jié)機(jī)構(gòu)用一個(gè)具有在線學(xué)習(xí)能力的人工神經(jīng)網(wǎng)絡(luò)取代，提出一種基于神經(jīng)網(wǎng)絡(luò)的異步電機(jī)轉(zhuǎn)速估計(jì)方法，并給出了速度估計(jì)器的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)和學(xué)習(xí)算法。最后對基于神經(jīng)網(wǎng)絡(luò)轉(zhuǎn)速估計(jì)的異步電機(jī)矢量控制系統(tǒng)進(jìn)行了仿真，結(jié)果表明該系統(tǒng)具有良好的性能。 簡單介紹了基于DSP的異步電機(jī)無速度傳感器矢量控制系統(tǒng)的硬件結(jié)構(gòu)以及軟件系統(tǒng)的設(shè)計(jì)。
上傳時(shí)間： 2013-05-30
上傳用戶：hakim
RS232詳解同時(shí)是你系需要的通訊工具
上傳時(shí)間： 2013-05-19
上傳用戶：ISRING001
永磁同步電機(jī)(PMSM)因其無需勵(lì)磁電流、運(yùn)行效率和功率密度高,在交流調(diào)速系統(tǒng)中被廣泛的應(yīng)用,但PMSM高性能的矢量控制需要精確的轉(zhuǎn)子位置和速度信號來實(shí)現(xiàn)磁場定向。在傳統(tǒng)控制中,一般采用機(jī)械式傳感器來檢測轉(zhuǎn)子位置和轉(zhuǎn)速,但是機(jī)械式傳感器存在諸如成本高、可靠性低、不易維護(hù)等問題,使得無速度/位置傳感器控制技術(shù)成為永磁同步電機(jī)控制中的熱點(diǎn)問題。雖然目前已有較多的研究成果,但是所采用的方法大多是基于電機(jī)基波方程的分析,一般不適用于低速甚至零速,并且對電機(jī)參數(shù)較為敏感,魯棒性差。本文正是為了解決這個(gè)問題,而采用高頻信號注入法實(shí)現(xiàn)轉(zhuǎn)子位置估算,這種方法適合于低速甚至零速,對電機(jī)參數(shù)的變化不敏感,魯棒性強(qiáng)。主要做了如下的工作： 首先詳細(xì)介紹了永磁同步電機(jī)三種基本結(jié)構(gòu),在建立了旋轉(zhuǎn)坐標(biāo)系下永磁同步電機(jī)數(shù)學(xué)模型的基礎(chǔ)上敘述了其矢量控制原理,分析了各種現(xiàn)有的永磁同步電機(jī)無速度/位置傳感器控制策略；其次在永磁同步電機(jī)矢量控制的基礎(chǔ)上詳細(xì)討論了旋轉(zhuǎn)高頻電壓信號注入法與脈振高頻電壓信號注入法提取轉(zhuǎn)子位置的基本原理,并在此基礎(chǔ)上利用MATLAB/SIMULINK仿真工具建立了整個(gè)永磁同步電機(jī)無速度/位置傳感器矢量控制系統(tǒng)的模型,進(jìn)行了仿真研究,仿真結(jié)果驗(yàn)證了控制算法的正確性。最后利用TI公司推出的數(shù)字信號處理器DSP芯片TMS320F2812,實(shí)現(xiàn)了基于脈振高頻信號注入法的永磁同步電機(jī)無速度/位置傳感器的實(shí)驗(yàn)運(yùn)行,實(shí)驗(yàn)結(jié)果驗(yàn)證了這種方法適合于低速運(yùn)行,對電機(jī)參數(shù)的變化不敏感,魯棒性強(qiáng)。
標(biāo)簽： 高頻信號 永磁同步電機(jī) 無傳感器
上傳時(shí)間： 2013-06-06
上傳用戶：Neal917
嵌入式Linux應(yīng)用程序開發(fā)詳解，基于c語言，arm平臺(tái)
標(biāo)簽： Linux 嵌入式 應(yīng)用程序
上傳時(shí)間： 2013-05-21
上傳用戶：helmos
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)，在近年來得到了迅速的發(fā)展。論文針對直擴(kuò)通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴(kuò)系統(tǒng)的結(jié)構(gòu)、性能及完成了相關(guān)參數(shù)的計(jì)算，改進(jìn)了包絡(luò)算法，設(shè)計(jì)了解擴(kuò)和解調(diào)器，最后用ISE9.1實(shí)現(xiàn)了解擴(kuò)和解調(diào)器的仿真波形，驗(yàn)證了設(shè)計(jì)的正確性。 論文研究了擴(kuò)頻通信系統(tǒng)的特點(diǎn)、國內(nèi)外發(fā)展現(xiàn)狀及理論基礎(chǔ)，完成了DS-QPSK接收機(jī)的解擴(kuò)器和解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)。解擴(kuò)器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴(kuò)器的結(jié)構(gòu)、性能及其完成了相關(guān)參數(shù)的計(jì)算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關(guān)積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時(shí)鐘調(diào)整電路的設(shè)計(jì)，并在ISE9.1編程綜合得到仿真結(jié)果，驗(yàn)證了設(shè)計(jì)的正確性。由于相關(guān)積分包絡(luò)算法是整個(gè)系統(tǒng)的基礎(chǔ)和核心，為了減少時(shí)延和系統(tǒng)所占硬件資源，改進(jìn)了包絡(luò)算法并得到了仿真驗(yàn)證。結(jié)果表明，它不但減少了硬件資源的占用、縮短了延時(shí)，而且對整個(gè)系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結(jié)果及資源占用情況，有力地說明了解擴(kuò)器占用資源少、時(shí)延短等特點(diǎn)。 解調(diào)器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設(shè)計(jì)并得到了相關(guān)的仿真波形，實(shí)現(xiàn)了載波的跟蹤，給出了仿真結(jié)果及資源占用情況，對系統(tǒng)實(shí)現(xiàn)過程中的一些經(jīng)驗(yàn)進(jìn)行了總結(jié)。最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時(shí)間： 2013-06-13
上傳用戶：924484786
隨著信息時(shí)代的到來，用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號失真。因此需要采用差錯(cuò)控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制，將采集處理按照功能劃分四個(gè)相對獨(dú)立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運(yùn)行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開發(fā)流程；其次針對導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲(chǔ)模塊；最后，對導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對各個(gè)模塊進(jìn)行了詳細(xì)的功能測試與驗(yàn)證，完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：lishuoshi1996
C語言趣味程序百例精解看題目就大概知道了
上傳時(shí)間： 2013-05-21
上傳用戶：huangld
華清遠(yuǎn)見編寫的《嵌入式linux應(yīng)用程序開發(fā)詳解》的PDF文件，學(xué)習(xí)嵌入式linux的經(jīng)典書籍，值得學(xué)習(xí)！
標(biāo)簽： Linux 嵌入式 應(yīng)用程序
上傳時(shí)間： 2013-08-04
上傳用戶：redmoons
無傳感器，永磁同步電機(jī)。FOC 控制算法詳解
標(biāo)簽： Sensorless PSMS FOC 控制算法
上傳時(shí)間： 2013-06-19
上傳用戶：zhengjian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
