<strike id="4ewgu"></strike>
隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應(yīng)用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
煙葉烘烤是煙葉生產(chǎn)中一個非常重要的環(huán)節(jié)，為保證煙葉烘烤的質(zhì)量，需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進行變化。本文通過對三段式工藝的分析，構(gòu)建了以FPGA為控制核心，采用數(shù)字式溫濕度傳感器進行溫濕度測量的烤煙自動控制系統(tǒng)。 整個系統(tǒng)的實現(xiàn)是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進行的。同時對系統(tǒng)的配置電路、驅(qū)動電路、顯示控制電路、語音提示和溫濕度測量電路進行了設(shè)計，并給出了各個模塊的電路原理圖。由于溫濕度測量是系統(tǒng)設(shè)計實現(xiàn)的重要部分，所以本文重點討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點、工作原理、處理次序和設(shè)計流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中，存在的強時變、大時滯、非線性的問題，采用了模糊控制算法進行控制，并給出了模糊控制器設(shè)計的方法。另外，為方便用戶調(diào)用煙葉烘烤中經(jīng)驗曲線，提出了使用EEPROM對烘烤經(jīng)驗曲線參數(shù)進行處理。而且討論了如何通過I2C總線與EEPROM進行讀寫操作進而實現(xiàn)參數(shù)的保存和讀取。系統(tǒng)的測試結(jié)果表明烤煙自動控制系統(tǒng)基本上達到了實際的要求，具有一定的先進性。
標(biāo)簽： FPGA 自動控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：也一樣請求
焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié)，關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上，結(jié)合當(dāng)前先進的電子技術(shù)，設(shè)計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責(zé)控制下位機其它所有電路的正常工作，并實現(xiàn)與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設(shè)計并完成了一信號發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述，在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計中，所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號，所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計，本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計，以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào)，試驗證明設(shè)計達到了項目預(yù)定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中，神經(jīng)元具有很強的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強的抗干擾能力、自適應(yīng)能力和較好的魯棒性。 目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計，并將其封裝成為一個專用的IP核供其他的控制系統(tǒng)使用。 首先，對單神經(jīng)元PID智能控制器的設(shè)計原理和設(shè)計算法進行了深入的研究與分析；其次，利用MATLAB設(shè)計單神經(jīng)元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實現(xiàn)，對控制器進行VHDL語言分層設(shè)計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設(shè)計模塊主要包括權(quán)值修改模塊、誤差計算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個模塊的設(shè)計中進行了優(yōu)化處理，使本文的設(shè)計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統(tǒng)控制器的控制性能。
上傳時間： 2013-04-24
上傳用戶：13517191407
隨著以計算機技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點。 本文設(shè)計了一個采用FPGA設(shè)計的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計的液晶控制器；采用硬件描述語言進行的液晶顯示控制器設(shè)計，重點介紹了如何通過特殊設(shè)計控制器與CPU協(xié)調(diào)的工作，驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進行顯示緩沖器的管理，還有很重要的一點是各個模塊之間的同步處理。這款液晶控制器在實際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。 關(guān)鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法
上傳時間： 2013-04-24
上傳用戶：ryanxue
互感器是電力系統(tǒng)中電能計量和繼電保護中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設(shè)計方法。硬件主要采用FPGA技術(shù)設(shè)計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠程接收，同時設(shè)計A/D芯片MAX125的控制電路，以實現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設(shè)計。 最后進行了相關(guān)的實驗，所研制的電子式互感器校驗儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。
上傳時間： 2013-04-24
上傳用戶：569342831
本文對基于FPGA的對象存儲控制器原型的硬件設(shè)計進行了研究。主要內(nèi)容如下： ⑴研究了對象存儲控制器的硬件設(shè)計，使其高效完成對象級接口的智能化管理和復(fù)雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設(shè)計實現(xiàn)PCB(印制電路板)時，從疊層設(shè)計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設(shè)計方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對象存儲設(shè)備相關(guān)的控制和管理工作。實現(xiàn)了豐富的接口設(shè)計，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡(luò)存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計工作的交付文件。
上傳時間： 2013-04-24
上傳用戶：lijinchuan
隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機作為控制對象的傳動領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當(dāng)前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學(xué)建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學(xué)模型進行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機的電機模型，提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調(diào)制方法進行了數(shù)學(xué)推導(dǎo)，并對滑模控制理論和矢量控制進行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結(jié)果驗證了該系統(tǒng)設(shè)計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機控制器的設(shè)計要求及FPGA的特點，提出永磁同步電機控制器的的設(shè)計方案。按照FPGA模塊化設(shè)計思想，將整個系統(tǒng)進行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結(jié)果表明：永磁同步電機在低速和高速時都能穩(wěn)定運行，從而證實了本設(shè)計方案的可行性。
上傳時間： 2013-04-24
上傳用戶：wff
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
波前處理機是自適應(yīng)光學(xué)系統(tǒng)中實時信號處理和運算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計中易出現(xiàn)的問題，詳細分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串?dāng)_等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計，包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設(shè)計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-05-30
上傳用戶：fxf126@126.com
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
