一区三区自拍,懂色一区二区三区av片,亚洲午夜一区二区三区

辦公自動(dòng)化

保密通信中RS編解碼的FPGA實現

由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.

標簽： FPGA 保密通信 RS編解碼

上傳時間： 2013-07-01

上傳用戶：liaofamous
短波電臺擴頻—自適應天線抗干擾系統的設計及FPGA實現

自適應天線技術、擴頻技術是提高通信系統抗干擾能力的有效手段.本課題短波電臺擴頻-自適應天線抗干擾系統的目的是將自適應天線技術與擴頻技術結合起來,使短波通信系統具有對抗各種干擾的性能,保證在惡劣的電磁環境中實現正常通信.本文主要工作如下:·研究了強干擾環境下的PN碼同步,給出了設計中關鍵指標的選取原則;·分析了參考信號提取的原理,提出了適合于本課題的設計方案;·給出了擴頻偽隨機碼PN1、導引信號偽隨機碼PN2的選取方法;·基于FPGA,給出了系統設計中PN碼同步,參考信號提取的具體實現.

標簽： FPGA 短波電臺擴頻天線抗干擾

上傳時間： 2013-04-24

上傳用戶：zzbbqq99n
基于FPGA的嵌入式MCU設計與應用研究

隨著電子技術和信息技術的發展，可編程邏輯器件的應用領域越來越寬。可編程SoC設計已成為SoC設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發技術，并用硬件描述語言和FPGA／CPLD設計技術，探索和研究了基于FPGA的RISCMCU的設計與實現過程。論文參照Mircochip公司的PICl6C5X單片機的體系結構，設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結構設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術實現細節分別進行了闡述。論文中設計的MCU能實現PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應用是基于FPGA的，能與其他外設IP方便的結合在一起使用，比ASIC的PICl6C57X的應用更具靈活性。軟件仿真和硬件驗證表明：所設計的嵌入式MCU在各方面均達到了一定的性能指標，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R／SCMCU的IP核提供了值得借鑒的探索成果和設計思路，在通用控制領域也有一定的實用價值。此外，論文中還介紹了三相SPWM控制模塊的設計，該模塊具有死區時間和載波比任意可調的特點，可以單獨應用，也可以作為MCU的外設子模塊應用。

標簽： FPGA MCU 嵌入式應用研究

上傳時間： 2013-07-16

上傳用戶：熊少鋒
參數化Viterbi譯碼器的FPGA實現

本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。　　本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式，大大節省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法，大大提高了仿真的速度。　　所設計的(2，1，7)連續型5比特軟判決譯碼器已經應用于某型號接收機，經受了實際應用的考驗產生了巨大的經濟效益。

標簽： Viterbi FPGA 參數譯碼器

上傳時間： 2013-04-24

上傳用戶：waizhang
基于“單片機CPLDFPGA體系結構”的程控交換機系統集成化設計

有線通信方式由于具有保密性高、抗干擾能力強在軍事通信中倍受青睞,因此,對軍用有線通信設備的研究和設計具有十分重要的戰略意義.TBJ-204型野戰20線程控交換機是一種小型背負式模擬空分程控用戶交換機,用于裝備全軍各兵種的作戰、演習和緊急搶險等行動.該項目以該交換機為研究對象,在詳細分析原設備的系統結構和功能實現方式的基礎上,指出該機型在使用過程中存在技術相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時結合系統的低功耗需求和優化人機接口設計,本文提出基于"單片機+CPLD/FPGA體系結構"的集成化設計方案:①在CPLD中實現信號音分頻和計時頻率生成電路、20路用戶LED狀態控制電路;②CPLD與單片機以總線接口方式實現譯碼、數據和控制信號鎖存功能的VHDL設計;③基于低功耗設計的器件選型方案和單片機待機模式設計;④人機接口的LCD菜單操作方式.該文詳細介紹了改型設備的研制過程,包括CPLD片內功能設計實現、主控制板和用戶板各功能模塊工作原理和設計實現、各硬件模塊功能測試等,最后給出了局內呼叫處理功能和話務員服務功能的軟件實現流程.文章結尾介紹了改型設備的系統性能,它將實現更高的可靠性、保密性和抗干擾能力,同時具備低功耗和小型化的優點.最后,該文總結了項目設計中使用的關鍵技術,指出了設計的創新意義和將來的工作.

標簽： CPLDFPGA 單片機程控交換機

上傳時間： 2013-04-24

上傳用戶：啊颯颯大師的
利用Cadence ALlegro進行PCB級的信號完整性仿真

隨著信息寬帶化和高速化的發展，以前的低速PCB已完全不能滿足日益增長信息化發展的需要，而高速PCB的出現將對硬件人員提出更高的要求，僅僅依靠自

標簽： Cadence ALlegro PCB 信號完整性

上傳時間： 2013-05-22

上傳用戶：julin2009
GPS接收機天線陣列抗干擾算法研究及其FPGA實現

GPS技術在導航、定位及精確打擊等方面產生了重要影響，已經廣泛地應用在各種武器平臺上。但是，在干擾環境下也顯現出許多問題。由于其到達地球表面的信號極其微弱(-160dBW)，在現在復雜的電磁環境中容易受到干擾，尤其是C/A碼信號更易受到干擾，并且隨著導航戰的發展對GPS的抗干擾已成為爭取導航資源的有效措施。因此，研究干擾環境下的GPS接收機設計具有重要意義。本文首先簡要介紹了GPS信號的結構及構成，通過對GPS信號特征以及接收機抗干擾能力的分析，結合干擾對接收機的作用方式及效果，確定GPS最易受的干擾類型為阻塞式干擾，然后針對這種干擾類型提出了一種有效的抗干擾技術-----自適應調零天線技術。接下來，著重研究了GPS接收機在此抗干擾技術前提下的若干抗干擾方法，并對其進行了詳細的分析和討論。研究過程中，通過對最佳化準則和空域自適應濾波的理解，首先對不同天線陣列結構進行了性能仿真和比較分析，然后在對稱圓形天線陣列的基礎上對空域自適應算法進行了仿真分析，針對其自由度有限的問題接著對空時濾波方法做了詳細討論，在7元對稱圓形陣列的基礎上仿真說明了二者各自的優缺點。考慮到實際的干擾環境和本課題研究的初期階段，因此選用了適合本課題干擾環境的空域濾波方法，并對其自適應算法進行了適當的改進，使得其抗干擾性能獲得了一定程度的改善。最后，詳細說明了該接收機抗干擾模塊的FPGA實現原理。詳細給出了頂層及各子模塊的設計流程與RTL視圖，實驗結果驗證了該算法的有效性。

標簽： FPGA GPS 接收機天線陣列

上傳時間： 2013-06-03

上傳用戶：xfbs821
基于FPGA的32位RISC處理器設計與實現

隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。

標簽： FPGA RISC 處理器

上傳時間： 2013-07-21

上傳用戶：caozhizhi
基于DSPFPGA的圖像處理電路板硬件設計

波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。

標簽： DSPFPGA 圖像處理電路板硬件設計

上傳時間： 2013-04-24

上傳用戶：firstbyte
1553B總線接口技術研究及實現

本文在深入研究MIL-STD-1553B總線傳輸協議以及國外協議芯片設計方法的基礎上，結合目前較流行的EDA技術，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協議設計實現，并自行設計實驗板將所做的設計進行了驗證。論文從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出基于FPGA的總線接口協議設計的總體方案，并根據功能的需求完成了模塊化設計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監視器(MT)三種類型終端設計，詳細給出其設計邏輯框圖、引腳說明及關鍵模塊的仿真結果，最終通過工作方式選擇信號以及其它控制信號將三種終端結合起來以達到通用接口的功能。本設計使用硬件描述語言(VHDL)進行描述，在此基礎上使用Xilinx專用開發工具對設計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現。文章最后通過自行搭建的硬件平臺對所做的設計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數據的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統的硬件測試。測試結果表明本文的設計方案是合理、可行的。

標簽： 1553B 總線接口技術研究

上傳時間： 2013-08-03

上傳用戶：kennyplds