利用VHDL語(yǔ)言編寫的一個(gè)crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能
標(biāo)簽： VHDL crc 語(yǔ)言 編寫
上傳時(shí)間： 2013-09-03
上傳用戶：王慶才
VHDL寫的LMS算法程序。利用本地正弦信號(hào)，根據(jù)LMS算法對(duì)輸入信號(hào)進(jìn)行跟蹤。用以產(chǎn)生和輸入信號(hào)同頻同相的本地信號(hào)。
標(biāo)簽： VHDL LMS 算法 程序
上傳用戶：chenlong
數(shù)字設(shè)計(jì)——CPLD應(yīng)用與VHDL源文件，很不錯(cuò)的，希望能對(duì)大家有用
標(biāo)簽： CPLD VHDL 數(shù)字設(shè)計(jì)
上傳用戶：wkchong
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標(biāo)簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
這是一本很好用的VHDL編程書，各位看了就明白。
標(biāo)簽： VHDL 編程
上傳用戶：851197153
vhdl實(shí)現(xiàn)的ＪＰＥＧ嘿嘿 嘿嘿圓圓嘿嘿另
標(biāo)簽： VHDL JPEG
上傳用戶：葉立炫95
常用鍵盤消抖模塊——VHDL源程序?。?！對(duì)vhdl編程的人具有很大的幫助，不可不看 \r\n
標(biāo)簽： VHDL 鍵盤 模塊 源程序
上傳用戶：hzakao
波特率發(fā)生器的設(shè)計(jì)，這里是實(shí)現(xiàn)上述功能的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 波特率 發(fā)生器
上傳時(shí)間： 2013-09-04
上傳用戶：mhp0114
用CADENCE做VHDL語(yǔ)言實(shí)驗(yàn)的教程
標(biāo)簽： CADENCE VHDL 語(yǔ)言實(shí)驗(yàn) 教程
上傳用戶：wangchong
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳用戶：a471778
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
