亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的

FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，

標(biāo)簽： FPGA VHDL ARM EPI

上傳時間： 2013-10-21

上傳用戶：zhyfjj

vhdl語言EDA實驗

vhdl語言 EDA 2實驗

標(biāo)簽： vhdl EDA 語言 實驗

上傳時間： 2013-10-18

上傳用戶：ArmKing88

5款A(yù)LTERA FPGA開發(fā)板原理圖合集

5款A(yù)LTERA FPGA開發(fā)板原理圖合集

標(biāo)簽： ALTERA FPGA 開發(fā)板原理圖

上傳時間： 2013-10-22

上傳用戶：幾何公差

基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計與仿真

文中詳細介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuartusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結(jié)果表明了該設(shè)計的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計的復(fù)雜性，該設(shè)計具有便于移植維護和升級的特點。

標(biāo)簽： VHDL QPSK 調(diào)制解調(diào) 系統(tǒng)設(shè)計

上傳時間： 2013-11-02

上傳用戶：ajaxmoon

FPGA用VHDL語言編寫24小時時鐘

簡單明了的VHDL程序?qū)崿F(xiàn)24小時計時時鐘！

標(biāo)簽： FPGA VHDL 語言 編寫

上傳時間： 2013-10-19

上傳用戶：ikemada

vhdl語言例程集錦

vhdl語言例程集錦

標(biāo)簽： vhdl 語言 集錦

上傳時間： 2013-11-06

上傳用戶：蠢蠢66

使用VHDL進行分頻器設(shè)計

基于VHDL語言的多種分頻程序

標(biāo)簽： VHDL 分頻器

上傳時間： 2013-10-27

上傳用戶：dongbaobao

頻率掃描的VHDL完整代碼

大家好，剛剛參加電子發(fā)燒友論壇，分享給大家一個我以前做的一個頻率掃描的VHDL代碼，希望大家喜歡！！！

標(biāo)簽： VHDL 頻率掃描 代碼

上傳時間： 2013-11-04

上傳用戶：alan-ee

VHDL代碼風(fēng)格和常見的語法錯誤分析

VHDL代碼風(fēng)格和常見的語法錯誤分析

標(biāo)簽： VHDL 代碼 錯誤 分

上傳時間： 2013-11-25

上傳用戶：ca05991270

VHDL程序?qū)嵗?/a>

標(biāo)簽： VHDL 上傳時間： 2013-10-21