本程序是采用數(shù)據(jù)結(jié)構(gòu)的算法實現(xiàn)一元稀疏多項式加法器的功能
標簽： 程序 數(shù)據(jù)結(jié)構(gòu) 多項式 加法器
上傳時間： 2016-08-01
上傳用戶：253189838
采用Intel8255端口數(shù)據(jù)線與上圖除IN0~IN7之外的引線連接。 程序步驟： (1)根據(jù)模擬信號輸入連線方式(跳線JP10與電位器１相連，若JP10上跳線摘掉，可將電位器２作模擬信號輸入)，選擇模擬通路，即選定addC,addB,accA組成三位二進制數(shù)據(jù)； (2)同時使START和ALE有效，使ADC0809選擇相應模擬信號并轉(zhuǎn)換； (3)等待EOC出現(xiàn)高電平； (4)使OE為高電平，即允許從ADC0809讀出數(shù)據(jù)
標簽： Intel 8255 IN 10
上傳用戶：rishian
好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經(jīng)過仿真通過
標簽： 浮點 乘法器
上傳時間： 2014-01-03
上傳用戶：heart520beat
Linux-0.00的head.s中的大部分用C語言實現(xiàn),保護模式的除虛擬地址以外的所有特性,包含源代碼和說明
標簽： Linux 0.00 head C語言
上傳時間： 2016-08-02
上傳用戶：firstbyte
最高優(yōu)先級編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述
標簽： 高優(yōu)先級 編碼器 8位 比較器
上傳時間： 2014-01-23
上傳用戶：xymbian
實現(xiàn)計算器功能 加。減。乘。除 可以激活了吧
標簽： 計算器 減 激活
上傳時間： 2016-08-07
上傳用戶：luopoguixiong
1、 掌握VHDL的結(jié)構(gòu)以及實例的編程； 2、 學會使用QuartusⅡ平臺的開化； 3、 設計一個2位BCD碼加法器。
標簽： Quartus VHDL BCD 編程
上傳時間： 2014-01-22
上傳用戶：anng
現(xiàn)代通信系統(tǒng)使用MATLAB,這個電子書除有介紹通信的基本知識外,還包括相應的代碼.
標簽： MATLAB 現(xiàn)代通信系統(tǒng) 基本知識 代碼
上傳時間： 2014-01-25
上傳用戶：日光微瀾
Synopsys的DesignWare庫中采用的brentkung高速加法器Verilog源代碼生成,附相關文檔
標簽： DesignWare brentkung Synopsys Verilog
上傳時間： 2016-08-15
上傳用戶：cccole0605
pdf文件密碼移除，功能非常強大，非常好用
標簽： 密碼
上傳時間： 2014-08-29
上傳用戶：xfbs821
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
