為了實(shí)現(xiàn)對(duì)直流電機(jī)快速、準(zhǔn)確調(diào)速的要求，提出了一種基于串口通信的直流電機(jī)PID調(diào)速系統(tǒng)設(shè)計(jì)方案，并實(shí)現(xiàn)系統(tǒng)的軟硬件設(shè)計(jì)。采用按鍵、OLED顯示屏等人機(jī)交互工具進(jìn)行參數(shù)設(shè)置及顯示，通過PID控制器閉環(huán)反饋控制調(diào)節(jié)PWM信號(hào)，串口與上位機(jī)通信實(shí)現(xiàn)對(duì)數(shù)據(jù)的客觀分析。測(cè)試結(jié)果表明，該系統(tǒng)具有運(yùn)行穩(wěn)定、調(diào)速準(zhǔn)確、響應(yīng)時(shí)間短等特點(diǎn)，達(dá)到了系統(tǒng)設(shè)計(jì)要求。
標(biāo)簽： PID 串口通信 直流電機(jī) 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-10-13
上傳用戶：ccccccc
為了提高CPU模塊之間的點(diǎn)對(duì)點(diǎn)通信速率，通過對(duì)以太網(wǎng)控制器MAC的研究，設(shè)計(jì)出一種點(diǎn)對(duì)點(diǎn)高速通信控制器。該控制器是基于媒體無關(guān)接口MII和以太網(wǎng)收發(fā)器的點(diǎn)對(duì)點(diǎn)高速通信控制器。利用VHDL語(yǔ)言編寫該控制器的相關(guān)代碼，使用MAXPLUSⅡ?qū)υ摽刂破鞯臄?shù)據(jù)發(fā)送和數(shù)據(jù)接收進(jìn)行仿真，并在實(shí)驗(yàn)室樣機(jī)上進(jìn)行實(shí)現(xiàn)。仿真結(jié)果和實(shí)驗(yàn)結(jié)果表明這種點(diǎn)對(duì)點(diǎn)高速通信控制器的設(shè)計(jì)方法是可行的。
標(biāo)簽： 點(diǎn)對(duì)點(diǎn) 控制器 高速通信
上傳時(shí)間： 2013-11-09
上傳用戶：zhangxin
五款信號(hào)完整性仿真分析工具
標(biāo)簽： 信號(hào)完整性 仿真分析
上傳時(shí)間： 2013-10-28
上傳用戶：Jerry_Chow
展訊下載工具使用說明
上傳時(shí)間： 2013-11-10
上傳用戶：JasonC
針對(duì)傳統(tǒng)PID控制系統(tǒng)參數(shù)整定過程存在的在線整定困難和控制品質(zhì)不理想等問題，結(jié)合BP神經(jīng)網(wǎng)絡(luò)自學(xué)習(xí)和自適應(yīng)能力強(qiáng)等特點(diǎn)，提出采用BP神經(jīng)網(wǎng)絡(luò)優(yōu)化PID控制器參數(shù)。其次，為了加快BP神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)收斂速度，防止其陷入局部極小點(diǎn)，提出采用粒子群優(yōu)化算法來優(yōu)化BP神經(jīng)網(wǎng)絡(luò)的連接權(quán)值矩陣。最后，給出了PSO-BP算法整定優(yōu)化PID控制器參數(shù)的詳細(xì)步驟和流程圖，并通過一個(gè)PID控制系統(tǒng)的仿真實(shí)例來驗(yàn)證本文所提算法的有效性。仿真結(jié)果證明了本文所提方法在控制品質(zhì)方面優(yōu)于其它三種常規(guī)整定方法。
標(biāo)簽： PID BP神經(jīng)網(wǎng)絡(luò) 控制器 參數(shù)優(yōu)化
上傳時(shí)間： 2014-03-21
上傳用戶：diets
電子發(fā)燒友網(wǎng)為大家提供了Ovation控制器及控制組態(tài)培訓(xùn)教程，希望對(duì)您有所幫助！
標(biāo)簽： Ovation 控制器 控制 組態(tài)
上傳時(shí)間： 2014-11-26
上傳用戶：pkkkkp
為了實(shí)現(xiàn)一個(gè)伺服控制器的上位機(jī)（工控機(jī)）與下位機(jī)(MCU)間的串口通信，采用Delphi編寫圖形用戶界面，利用ComPort控件庫(kù)進(jìn)行編程，降低了編程難度和工作量。文中給出了部分關(guān)鍵代碼，最后給出了實(shí)例程序和演示結(jié)果。實(shí)驗(yàn)證明此方案可行，滿足了系統(tǒng)的要求。
標(biāo)簽： ComPort PC機(jī) 伺服控制器 串行通信
上傳時(shí)間： 2014-03-28
上傳用戶：781354052
介紹了一種10M/ 100M 以太網(wǎng)控制器的實(shí)現(xiàn)方法,該控制器以FIFO 作為幀緩存,通過程序設(shè)計(jì)實(shí)現(xiàn)10M/ 100M 自適應(yīng),設(shè)計(jì)中采用WS 接口,提高了設(shè)計(jì)的靈活行,可以實(shí)現(xiàn)與其他SOC 的互連[1 ] ,該設(shè)計(jì)采用VerilogHDL 硬件描述語(yǔ)言編程,基于ISE 開發(fā)環(huán)境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上實(shí)現(xiàn)。關(guān)鍵詞:以太網(wǎng)MAC;10M/ 100M; FPGA ;VerilogHDL
標(biāo)簽： FPGA 100 10 以太網(wǎng)控制器
上傳時(shí)間： 2013-10-18
上傳用戶：liglechongchong
磁卡讀_寫控制器的研制
上傳時(shí)間： 2014-12-29
上傳用戶：風(fēng)行天下
提出了一種基于CAN總線的分布式水下航行器控制器的設(shè)計(jì)方法，主要描述了其硬件總體設(shè)計(jì)方案和實(shí)現(xiàn)辦法。控制器作為分布式控制系統(tǒng)的一個(gè)節(jié)點(diǎn)，與其他節(jié)點(diǎn)之間以CAN總線連接并形成網(wǎng)絡(luò)，相互傳輸數(shù)據(jù)和控制命令，每個(gè)節(jié)點(diǎn)都有主控計(jì)算機(jī)，以實(shí)現(xiàn)計(jì)算任務(wù)的分散化。控制器以基于ARM架構(gòu)的MCU為控制計(jì)算機(jī)，搭載隔離模塊、CAN控制器和收發(fā)器、數(shù)據(jù)存儲(chǔ)模塊、I/O接口模塊、RS232模塊等電路。該控制器的特點(diǎn)是體積和功耗小，通訊功能強(qiáng)，可實(shí)現(xiàn)智能控制、數(shù)據(jù)采集處理，故障發(fā)現(xiàn)等控制功能。
標(biāo)簽： 總線 分布式 制器設(shè)計(jì)
上傳時(shí)間： 2014-12-29
上傳用戶：Huge_Brother
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
