對(duì)於許多電子子繫統(tǒng)而言，比如：VFD (真空熒光顯示屏)、TFT-LCD、GPS 或 DSL 應(yīng)用，僅采用一個(gè)簡單的降壓或升壓型 DC/DC 轉(zhuǎn)換器並不能滿足其要求
上傳時(shí)間： 2014-12-24
上傳用戶：nostopper
LTC3524 的 2.5V 至 6V 輸入電源範(fàn)圍非常適合於那些從鋰離子電池或者多節(jié)堿性或鎳電池供電的便攜式設(shè)備。LCD 和 LED 驅(qū)動(dòng)器的工作頻率均為 1.5MHz，因而允許使用纖巧、低成本的電感器和電容器。
上傳時(shí)間： 2013-11-22
上傳用戶：zzbbqq99n
電子設(shè)備的 ON/OFF 按鈕給繫統(tǒng)設(shè)計(jì)師帶來了一組獨(dú)特的挑戰(zhàn)
標(biāo)簽： OFF 保險(xiǎn) 電壓監(jiān)視 按鈕
上傳時(shí)間： 2013-10-13
上傳用戶：18165383642
對(duì)於輸出電壓處於輸入電壓範(fàn)圍之內(nèi) (這在鋰離子電池供電型應(yīng)用中是一種很常見的情形) 的 DC/DC 轉(zhuǎn)換器設(shè)計(jì)，可供采用的傳統(tǒng)解決方案雖有不少，但迄今為止都不能令人非常滿意
上傳時(shí)間： 2013-11-19
上傳用戶：urgdil
具備處理外部模擬信號(hào)功能是很多電子設(shè)備的基本要求。為了將模擬信號(hào)轉(zhuǎn)換為數(shù)字信 號(hào)，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時(shí)間： 2013-10-27
上傳用戶：nostopper
數(shù)字圖像水印技術(shù)，是將代表著作權(quán)人身份的特定信息（即數(shù)字水印），按照某種方式植 入電子出版物中，在產(chǎn)生版權(quán)糾紛時(shí)，通過相應(yīng)的算法提取出該數(shù)字水印，從而驗(yàn)證版權(quán)的 歸屬，
標(biāo)簽： 水印
上傳時(shí)間： 2013-12-13
上傳用戶：13160677563
《C++ 程式語言經(jīng)典本》，The C++ Programming Language, 3rd edition 中譯本的序、 第一章、 第二章、 第三章、 附錄Ｂ的電子檔 此處採用的是由華康科技 所開發(fā)的 DynaDoc 格式。 內(nèi)附DynaDoc 閱覽器
標(biāo)簽： 程式
上傳時(shí)間： 2014-12-06
上傳用戶：LIKE
DATA SHEET_OTA7290B_V07_敦泰電子(上海)，關(guān)于大屏顯示驅(qū)動(dòng)芯片應(yīng)用官方規(guī)格書資料
標(biāo)簽： 顯示驅(qū)動(dòng)芯片 ota7290b
上傳時(shí)間： 2022-07-18
上傳用戶：qdxqdxqdxqdx
SMT（Surface mount technology）是可在“板面上”滿及焊牢棲多敷“表面黏裝零件的電子裝配技術(shù).侵貼：1.可在板上雨成同特焊接，封裝密度提高50~70%.WW2.l短，提高博輸速度3.可使用更高刪敷.4.自勤化，快速，成本低.1.表面貼裝零件SOIC（small outline integrate circle）RESISTANCE（電阻）CAPACITANCE（電容）AMPLCC（plastic leaded chip carriers）CONNECT etc.（結(jié)器）封裝材料1.）陶瓷（BeO）：精度高，密封度高（CTE：5～7PPM/℃）封板子熟膨服要求高2.）聚硫胺醚（Polyetherimide）：一可用玻璃逛行封合的耐高溫熟塑性塑廖，機(jī)械，電子性能侵良AwIR各波皆敏感，易分解，生“酸泡”現(xiàn)象.3.）熔融矽砂（Fused silica），暖氧橫脂
標(biāo)簽： fpc
上傳時(shí)間： 2022-07-27
上傳用戶：zhaiyawei
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
