有實驗結果,用MOSIN6編寫的,是Verilog HDL語言實現的.
練習三 利用條件語句實現計數分頻時序電路
實驗目的:
1. 掌握條件語句在簡單時序模塊設計中的使用;
2. 學習在Verilog模塊中應用計數器;
3. 學習測試模塊的編寫、綜合和不同層次的仿真。
練習四 阻塞賦值與非阻塞賦值的區別
實驗目的:
1. 通過實驗,掌握阻塞賦值與非阻塞賦值的概念和區別;
2. 了解阻塞賦值與非阻塞賦值的不同使用場合;
3. 學習測試模塊的編寫、綜合和不同層次的仿真。
標簽:
Verilog
MOSIN6
HDL
Ver
上傳時間:
2016-11-19
上傳用戶:mhp0114