LTE基站誤碼率測試是基站射頻測試中最為關(guān)鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構(gòu)。該方案采用基站射頻板作為數(shù)據(jù)采集卡、完成上行鏈路的解調(diào)和模擬信號轉(zhuǎn)換成I/Q數(shù)據(jù)功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達到 0.2dB，完全滿足研發(fā)和生產(chǎn)中測試上行相關(guān)射頻指標(biāo)的功能需求， 同時本設(shè)計還具有開發(fā)周期短、投資成本低，操作簡便、很強的跨系統(tǒng)移植能力。
上傳時間： 2013-11-17
上傳用戶：xhwst
很多教材都是從統(tǒng)計的觀點討論分析了最佳接收機的誤碼率問題，統(tǒng)計的觀點認(rèn)為信道的噪聲是非帶限的高斯白噪聲，分析的過程也假設(shè)接收機非帶限。但是從實際和濾波的觀點來看，任何形式的接收機都是頻帶受限的，進入到接收機檢測器的噪聲頻帶也會受限。文中基于統(tǒng)計和濾波的觀點，討論了最佳接收機的誤碼率問題，得出的結(jié)論相同，但是分析的過程體現(xiàn)了兩者的不同之處，有助于更好的了解數(shù)字信號的最佳接收。
上傳時間： 2013-11-04
上傳用戶：爺?shù)臍赓|(zhì)
文中利用散射迭加方法，推導(dǎo)了多層土壤視在電阻率的計算公式。在此基礎(chǔ)上結(jié)合場地測試數(shù)據(jù)，利用復(fù)鏡像法和電位函數(shù)計算法對天線場區(qū)的土壤模型進行反演，獲得土壤分層結(jié)構(gòu)。然后從電磁理論出發(fā)，根據(jù)所得到的土壤分層模型參數(shù)，推導(dǎo)出甚低頻大地等效電阻率的3種等效法則，并對每一種等效法則下的等效電阻率進行了推導(dǎo)分析。
上傳時間： 2013-11-10
上傳用戶：guanliya
關(guān)于合成孔徑激光雷達中微弱光電信號的檢測技術(shù),分析了PIN光電二極管的主要噪聲來源,設(shè)計了偏置電路和濾波電路;鑒于高頻效應(yīng)的影響,合理使用電磁屏蔽等措施。
上傳時間： 2014-12-30
上傳用戶：thinode
射頻識冊(RFm)技術(shù)是自動識別技術(shù)的一種，它采用大規(guī)模集成電路技術(shù)、識別技術(shù)、計算機及通信技術(shù)，通過閱讀器(Reader)和安裝在載體上的應(yīng)答器(Tag)構(gòu)成RFID系統(tǒng)，實現(xiàn)對載體的非接觸的識別和數(shù)據(jù)信息交換．與其他自動識別技術(shù)相比，RFID技術(shù)具有高效快捷、非接觸、無污染、識別率高等突出優(yōu)點．在物流、交通、倉儲、車輛識別等領(lǐng)域具有廣泛的應(yīng)用前景。
上傳時間： 2014-03-25
上傳用戶：yiwen213
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。
上傳時間： 2013-11-21
上傳用戶：pei5
基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程，在單元體內(nèi)部，事先計算出卷積系數(shù)。
上傳時間： 2013-10-12
上傳用戶：kz_zank
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時間： 2013-10-13
上傳用戶：lml1234lml
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
LABVIEW最實用的技巧合集
標(biāo)簽： LABVIEW
上傳時間： 2013-11-15
上傳用戶：685
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
