目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展,電力系統(tǒng)的行為也將會越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器,電網(wǎng)的日趨復(fù)雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實現(xiàn)方案,簡要分析了其軟硬件結(jié)構(gòu)和功能;接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題,提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計方案;針對大容量故障數(shù)據(jù)的存儲問題,設(shè)計了在內(nèi)嵌PowerPC微處理器的FPGA上實現(xiàn)SDRAM控制器的方案,并運用modelsim6.0仿真工具對設(shè)計的SDRAM控制器進(jìn)行了仿真;研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題;最后討論了行波測距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時間: 2013-07-17
上傳用戶:asddsd
文中主要介紹了高性能數(shù)模轉(zhuǎn)換器AIM21的工作原理及其在智能變送器的設(shè)計中的應(yīng)用。設(shè)計方案利用低功耗的16住單片機MSP430作為核心控制器,選用低功耗的外圍擴展元器件,設(shè)計了具有4 20 mA
標(biāo)簽: 421 AD 數(shù)模轉(zhuǎn)換器
上傳時間: 2013-06-09
上傳用戶:時代將軍
信息技術(shù)在建筑行業(yè)的高速發(fā)展使得智能住宅和智能小區(qū)迅速崛起并成長為巨大的新興產(chǎn)業(yè)。文章提出了一個基于$3C2410的高性能、低價格的WLAN智能住宅控制終端的設(shè)計方案。該方案依托成熟的無線局域
標(biāo)簽: S3C2410 WLAN 智能住宅 控制終端
上傳時間: 2013-05-26
上傳用戶:66wji
XN1043是一款高集成度、高性能的電流模式PWM控制器芯片。適用于電源適配器等中小功率的開關(guān)電源設(shè)備。
標(biāo)簽: 1043 XN 開關(guān)電源控制器 集成電路
上傳時間: 2013-07-22
上傳用戶:獨孤求源
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù),用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用,為雷達(dá)脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導(dǎo)下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM),非線性調(diào)頻信號(NLFM)和Taylor四相碼信號,且技術(shù)指標(biāo)完全滿足實用系統(tǒng)的設(shè)計要求。 本文完成的主要工作和創(chuàng)新之處有:(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計高精度數(shù)據(jù)采集電路,為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生,以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求,以基于FPGAEP1K100QC208完成系統(tǒng)控制,使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM,實現(xiàn)數(shù)據(jù)暫存,以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng),以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進(jìn)行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設(shè)計輸出板電路,完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出,并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽: FPGA DSP 多波形 壓縮系統(tǒng)
上傳時間: 2013-06-11
上傳用戶:qq277541717
USB(UniversalSerialBus,通用串行總線)作為一種新興的計算機外設(shè)總線標(biāo)準(zhǔn),由于它有使用方便、真正的熱插拔、高性能和系統(tǒng)造價低廉等優(yōu)點,其迅速得到了大規(guī)模的應(yīng)用。同時,隨著電子技術(shù)的不斷發(fā)展與進(jìn)步,基于EDA技術(shù)的芯片設(shè)計正在成為電子系統(tǒng)設(shè)計的主流。 本文首先簡述了USB協(xié)議;然后給出了基于USB、FPGA和51單片機通用的數(shù)字信號處理實驗平臺方案;接著詳細(xì)討論了串行AD、串行DA與FPGA,存儲器與FPGA,51與FPGA,PDIUSBD12與51等硬件模塊的設(shè)計;并對相應(yīng)模塊分別進(jìn)行基于VHDL和C51的軟件設(shè)計;最后討論了USB驅(qū)動程序和相關(guān)動態(tài)連接庫的使用以及應(yīng)用程序的開發(fā)。 該通用的數(shù)字信號處理實驗平臺不僅可以進(jìn)行完成AD采集數(shù)據(jù)、DA輸出、USB與PC機通信實驗,也還可以進(jìn)行一些復(fù)雜的數(shù)字信號處理實驗,如濾波和譜分析等。
標(biāo)簽: FPGA USB 實驗 系統(tǒng)開發(fā)
上傳時間: 2013-04-24
上傳用戶:wweqas
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合,提出了用可編程芯片來控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄,能夠滿足機載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究,對VHDL語言、現(xiàn)場可編程門陣列器件(FPGA)實現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析,在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8),將各功能模塊級聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級的設(shè)計與仿真驗證,驗證結(jié)果表明了用FPGA實現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后,在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度,F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式,可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對所用到的FPGA設(shè)計技術(shù)給予了詳細(xì)說明,對各功能模塊的設(shè)計給予了詳細(xì)闡述,對關(guān)鍵設(shè)計給出了VHDL源代碼,還討論了FPGA設(shè)計中時序約束的作用,給出了本文所做時序約束的方法。 本文中所論述的工作對以后機載數(shù)據(jù)記錄系統(tǒng)的設(shè)計具有重要的鋪墊作用。文中在總結(jié)所做工作的同時,還對下一步工作提出了有益的建議。
標(biāo)簽: FPGA 機載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時間: 2013-08-05
上傳用戶:hanli8870
當(dāng)前,在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經(jīng)達(dá)到了物理極限,不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數(shù)、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中,包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn),如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議,它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù),每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用,如太位級路由器和交換機、遠(yuǎn)程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進(jìn)電信計算架構(gòu))正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會(PICMG)開發(fā),其主要目的是定義一種開放的通信和計算架構(gòu),使它們能被方便而迅速地集成,滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu),支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機械與電氣特性、足夠步線長度等特性,滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器,提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器,為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析,詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析, 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具,可在標(biāo)準(zhǔn)ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間: 2013-05-29
上傳用戶:frank1234
隨著國際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展,網(wǎng)絡(luò)應(yīng)用的不斷豐富,Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為,網(wǎng)絡(luò)安全性需求日益增加,高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點,在安全得到保障的情況下,為了滿足網(wǎng)速無限制的追求,高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點。另一方面,IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中,但對IPSec協(xié)議的處理會大大增加網(wǎng)關(guān)的負(fù)載,成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀,研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設(shè)計技術(shù)。 目前,國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化,達(dá)到幾千兆的速率,但是國內(nèi)產(chǎn)品多以軟件實現(xiàn),速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案,采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議,為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務(wù)。在以VPN為實施方案的基礎(chǔ)上,構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型,從硬件體系結(jié)構(gòu)到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術(shù),最后描述了一些關(guān)鍵模塊的FPGA設(shè)計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn),處理速率超過1Gb/s。
標(biāo)簽: IPSec FPGA 協(xié)議 實現(xiàn)技術(shù)
上傳時間: 2013-07-03
上傳用戶:wfl_yy
在合成孔徑雷達(dá)的研究和研制工作中,合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號,采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項主要技術(shù)進(jìn)行分析,在對點目標(biāo)回波信號模型分析研究的基礎(chǔ)上,對點目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗證,從而為硬件實現(xiàn)提供了正確的信號模型;針對傳統(tǒng)的“波形存儲直讀法”方案,即在計算機平臺上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲,再通過計算機接口實現(xiàn)數(shù)據(jù)傳輸,最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號這一過程,分析指出該方案在實現(xiàn)高分辨率時的速度和容量瓶頸。 針對具體的設(shè)計要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實現(xiàn)研究,指出FPGA實時生成點目標(biāo)原始回波數(shù)據(jù)是其實現(xiàn)的核心;針對這一核心問題,充分利用現(xiàn)代VLSI設(shè)計中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源,在時間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式,將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題;給出了系統(tǒng)總體設(shè)計思想,該方案不需要大容量存儲器單元,大大減少模擬器復(fù)雜度;對原始回波數(shù)據(jù)實時生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真,結(jié)果表明FPGA可以滿足課題設(shè)計要求;同時,對該模擬器片上系統(tǒng)的實現(xiàn)、增強人機交互性,給出了人機界面的設(shè)計思路。 分析指出了點目標(biāo)原始回波數(shù)據(jù)實時生成模塊通過并行擴展即可實現(xiàn)多點目標(biāo)的原始回波數(shù)據(jù)實時生成;最后對復(fù)雜場景目標(biāo)模擬器的實現(xiàn)進(jìn)行了構(gòu)思,指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實時生成的思想,為國內(nèi)業(yè)界在此方向做了一些理論和實踐上的有益探索,對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實際意義。
標(biāo)簽: FPGA USB 性能 數(shù)據(jù)采集模塊
上傳時間: 2013-05-26
上傳用戶:alia
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1