目前電力系統正朝著設備數字化和網絡互聯化的方向發展,電力系統的行為也將會越來越復雜。作為電網故障分析必不可少的故障錄波器,電網的日趨復雜化對其性能提出了更高的要求。FPGA技術和嵌入式系統的發展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術的高性能分布式輸電線路故障錄波器的實現方案,簡要分析了其軟硬件結構和功能;接著針對故障錄波裝置中數據采集的高精度、高速度問題,提出了基于FPGA和AD7656的數據采集單元的設計方案;針對大容量故障數據的存儲問題,設計了在內嵌PowerPC微處理器的FPGA上實現SDRAM控制器的方案,并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真;研究了在內嵌PowerPC微處理器上構建嵌入式系統的問題;最后討論了行波測距算法在輸電線路故障錄波器中應用的相關問題。
上傳時間: 2013-07-17
上傳用戶:asddsd
文中主要介紹了高性能數模轉換器AIM21的工作原理及其在智能變送器的設計中的應用。設計方案利用低功耗的16住單片機MSP430作為核心控制器,選用低功耗的外圍擴展元器件,設計了具有4 20 mA
上傳時間: 2013-06-09
上傳用戶:時代將軍
信息技術在建筑行業的高速發展使得智能住宅和智能小區迅速崛起并成長為巨大的新興產業。文章提出了一個基于$3C2410的高性能、低價格的WLAN智能住宅控制終端的設計方案。該方案依托成熟的無線局域
上傳時間: 2013-05-26
上傳用戶:66wji
XN1043是一款高集成度、高性能的電流模式PWM控制器芯片。適用于電源適配器等中小功率的開關電源設備。
上傳時間: 2013-07-22
上傳用戶:獨孤求源
現代雷達系統廣泛采用脈沖壓縮技術,用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數字信號處理技術的迅猛發展和廣泛應用,為雷達脈沖壓縮處理的數字化實現提供了可能。 本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM),非線性調頻信號(NLFM)和Taylor四相碼信號,且技術指標完全滿足實用系統的設計要求。 本文完成的主要工作和創新之處有:(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路,為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生,以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求,以基于FPGAEP1K100QC208完成系統控制,使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM,實現數據暫存,以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統,以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設計輸出板電路,完成數據對齊、求模和數據向下一級的輸出,并產生模擬輸出。 (5)調試并改進處理板和輸出板。
上傳時間: 2013-06-11
上傳用戶:qq277541717
USB(UniversalSerialBus,通用串行總線)作為一種新興的計算機外設總線標準,由于它有使用方便、真正的熱插拔、高性能和系統造價低廉等優點,其迅速得到了大規模的應用。同時,隨著電子技術的不斷發展與進步,基于EDA技術的芯片設計正在成為電子系統設計的主流。 本文首先簡述了USB協議;然后給出了基于USB、FPGA和51單片機通用的數字信號處理實驗平臺方案;接著詳細討論了串行AD、串行DA與FPGA,存儲器與FPGA,51與FPGA,PDIUSBD12與51等硬件模塊的設計;并對相應模塊分別進行基于VHDL和C51的軟件設計;最后討論了USB驅動程序和相關動態連接庫的使用以及應用程序的開發。 該通用的數字信號處理實驗平臺不僅可以進行完成AD采集數據、DA輸出、USB與PC機通信實驗,也還可以進行一些復雜的數字信號處理實驗,如濾波和譜分析等。
上傳時間: 2013-04-24
上傳用戶:wweqas
本文將電路接口技術與硬件可編程技術相結合,提出了用可編程芯片來控制IDE硬盤進行高速數據記錄,能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究,對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方法進行了深入分析,在此基礎上完成了基于FPGA的數據記錄控制器的設計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8),將各功能模塊級聯成系統在該芯片上完成了控制器系統級的設計與仿真驗證,驗證結果表明了用FPGA實現高速數據記錄控制器的可行性。所設計的VHDL代碼經QuartusⅡ綜合、布局布線、管腳分配后,在FPGA內部可以達到104.46Mhz的電路工作速度,FPGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式,可以達到33.3MByte/s的突發數據傳輸率。文中對所用到的FPGA設計技術給予了詳細說明,對各功能模塊的設計給予了詳細闡述,對關鍵設計給出了VHDL源代碼,還討論了FPGA設計中時序約束的作用,給出了本文所做時序約束的方法。 本文中所論述的工作對以后機載數據記錄系統的設計具有重要的鋪墊作用。文中在總結所做工作的同時,還對下一步工作提出了有益的建議。
上傳時間: 2013-08-05
上傳用戶:hanli8870
當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間: 2013-05-29
上傳用戶:frank1234
隨著國際互聯網絡的迅猛發展,網絡應用的不斷豐富,Intenret已經從最初以學術交流為目的而演變為商業行為,網絡安全性需求日益增加,高速網絡安全保密成為關注的焦點,在安全得到保障的情況下,為了滿足網速無限制的追求,高速網絡硬件加密設備也必將成為需求熱點。另一方面,IPSec協議被廣泛的應用于防火墻和安全網關中,但對IPSec協議的處理會大大增加網關的負載,成為千兆網實現的瓶頸。本文便是針對上述現狀,研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前,國外IPSec協議實現已經芯片化,達到幾千兆的速率,但是國內產品多以軟件實現,速度難以提高。本文采用的基于FPGA的IPSec技術方案,采用硬件實現隧道模式下的IPSec協議,為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上,構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型,從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術,最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現,處理速率超過1Gb/s。
上傳時間: 2013-07-03
上傳用戶:wfl_yy
在合成孔徑雷達的研究和研制工作中,合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號,采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析,在對點目標回波信號模型分析研究的基礎上,對點目標原始回波數據進行模擬并做了成像驗證,從而為硬件實現提供了正確的信號模型;針對傳統的“波形存儲直讀法”方案,即在計算機平臺上用模擬軟件產生原始回波數據并存儲,再通過計算機接口實現數據傳輸,最后完成數模轉換產生視頻信號這一過程,分析指出該方案在實現高分辨率時的速度和容量瓶頸。 針對具體的設計要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實現研究,指出FPGA實時生成點目標原始回波數據是其實現的核心;針對這一核心問題,充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源,在時間上采用同步流水結構、空間上采用并行陣列形式,將速度和容量問題統一為數據的高速生成問題;給出了系統總體設計思想,該方案不需要大容量存儲器單元,大大減少模擬器復雜度;對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真,結果表明FPGA可以滿足課題設計要求;同時,對該模擬器片上系統的實現、增強人機交互性,給出了人機界面的設計思路。 分析指出了點目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成;最后對復雜場景目標模擬器的實現進行了構思,指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想,為國內業界在此方向做了一些理論和實踐上的有益探索,對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間: 2013-05-26
上傳用戶:alia