介紹了一種新型的高增益反射陣列天線。根據柵格陣列的特點,確立了天線的結構,通過開槽線阻抗變換器實現匹配,并利用電磁場仿真軟件HFSS對該天線進行了理論分析。仿真值與實測值能較好地吻合,表明該天線具有良好的匹配和高增益特性。
上傳時間： 2013-10-20
上傳用戶：王成林。
高通驍龍各代處理器解析
上傳時間： 2013-11-16
上傳用戶：zaizaibang
摘 要:闡述了高精度自動貼片機視覺對準系統的構成和原理。介紹了利用模式識別理論和圖像的不變矩實現定位標志存在性判斷的原理及算法和定位標志對準的原理及相關的圖像處理算法,以及其中的點模式匹配算法。試驗結果表明,定位標志存在性判斷算法可以有效地區分不同的定位標志和判斷定位標志是否在視場之內;定位標志對準算法在輸入圖像旋轉、平移、定位標志被部分遮擋時,能精確地得到定位標志的位置偏差。關鍵詞:貼片機;自動對準;定位標志;模式識別;不變矩;SUAN濾波;點模式匹配;圖像處理
上傳時間： 2013-11-16
上傳用戶：qq1604324866
隨著樂高NXT機器人系統在國內中、小學的深入推廣，有必要對樂高NXT機器人系統的相關問題尤其是二次開發問題做進一步深入探討、研究。利用樂高LEGO MINDSTORMS NXT機器人系統的SDK文件FantomSDK，借助C++編程，結合LEGO MINDSTORMS NXT Bluetooth Developer Kit文件，代替NXT-G、RoboLab軟件，實現對樂高NXT設備的完全控制，為青少年、科技教師運用樂高NXT機器人系統進行科技創新提供幫助與支持。
上傳時間： 2013-11-04
上傳用戶：jinyao
如何在STM32上得到高精度的ADC
上傳時間： 2013-10-11
上傳用戶：xdqm
Virtex™-5 器件包括基于第二代高級硅片組合模塊 (ASMBL™) 列架構的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設計的若干新型架構元件，Virtex-5 器件達到了比以往更高的系統性能水平。
上傳時間： 2013-10-19
上傳用戶：giraffe
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
本白皮書分析了業界對更高速率接口（尤其是100 GbE）的迫切需求、向平臺添加 100 GbE 時系統架構師所面臨的重大風險和問題，并評介幾種實現方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨特的地位。
上傳時間： 2013-10-10
上傳用戶：taiyang250072
印刷電路板（PCB）設計解決方案市場和技術領軍企業Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產品，滿足業內高端設計者對于高性能電子產品的需求。HyperLynx PI產品不僅提供簡單易學、操作便捷，又精確的分析，讓團隊成員能夠設計可行的電源供應系統；同時縮短設計周期，減少原型生成、重復制造，也相應降低產品成本。隨著當今各種高性能/高密度/高腳數集成電路的出現，傳輸系統的設計越來越需要工程師與布局設計人員的緊密合作，以確保能夠透過眾多PCB電源與接地結構，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號完整性（SI）分析和確認產品組件，Mentor Graphics目前為用戶提供的高性能電子產品設計堪稱業內最全面最具實用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級和電源要求的驅使，需要在一個單一的PCB中設計30余套電力供應結構。”Mentor Graphics副總裁兼系統設計事業部總經理Henry Potts表示。“上述結構的設計需要快速而準 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結構和解藕電容數(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設計和高昂的產品成本。”
上傳時間： 2013-10-31
上傳用戶：ljd123456
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
