隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
DSP與串行AD組成的高速并行數據采集系統，在這篇文章里詳細介紹了DSP與串行AD組成的高速并行數據采集系統方法，希望能對大家有用
上傳時間： 2013-12-26
上傳用戶：hfmm633
本源碼是高速并行乘法器的設計源碼，開發軟件為MAX+PLUS.輸入為兩個帶符號的二進制數
上傳時間： 2015-10-18
上傳用戶：sunjet
三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
用HDPLD實現的高速并行乘法器，其輸入為兩個帶符號位的4位二進制數
上傳時間： 2017-05-16
上傳用戶：rocwangdp
ADS8364是美國德州儀器公司(TI)的一款六通道、16位并行輸出、同步采樣的模數轉換器。該芯片提供了一個靈活的高速并行接口，可以直接與數字信號處理器TMS320F2812相連。本文主要介紹了這個接口的軟、硬件設計，著重論述了這兩款芯片是如何配置啟動和工作的。本設計廣泛應用于電機控制、多軸定位系統、三相功率轉換、多通道數據采集等場合。
上傳時間： 2017-08-03
上傳用戶：我們的船長
隨著信息社會的發展，人們要處理的各種信息總量變得越來越大，尤其在處理大數據量與實時處理數據方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快，效率高，并且不斷的完善與發展。此類板卡要求與外部設備通訊，同時也要進行內部的數據交換，于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景，包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數據處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數據傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計，使數據可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
在工業領域中，經常需要在產品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業對零部件的管理，在市場上需要對其進行識別和質量跟蹤。機械行業在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業提供產品的可追溯性，更好的貫徹IS09000標準。 由于傳統的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現代化大生產要求，而激光打印技術雖然較好的克服了傳統工藝的許多缺點，但激光器在惡劣的生成現場缺乏長期穩定性的工作特點的制約，不能完全滿足生產實際的需要。為了彌補上述不足，適應大批量生產發展需要，氣動標記打印技術成為一種較好的選擇。 本課題在分析了現在市場上存在氣動標記刻印系統的優缺點后，針對現有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩的輸出控制脈沖，使打印過程平穩進行。 本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節。根據設計要求，總體方案中提出了整個控制系統的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現象；在軟件方面，新開發了一套PC工業標記系統軟件，采用了多線程技術和TTF矢量字庫等技術。 整套標記打印系統經過較長時間的運行調試，表現穩定，現已經試用性投放市場．從生產廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統工作穩定，打印速度達到設計指標，能夠在256細分下驅動電機平穩快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。
上傳時間： 2013-06-21
上傳用戶：rishian
近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發展，集成電路規模的不斷增大與各種研發技術水平的不斷提高，新的硬件平臺的推出，語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后，逐漸向實用化、小型化方向發展。 本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的SOPC系統，在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。 本系統整體設計基于DE2開發平臺,采用基于Nios II的SOPC技術。采用這種解決方案的優點是實現了片上系統，減少了系統的物理體積和總體功耗；同時系統控制核心都在FPGA內部實現，可以極為方便地更新和升級系統，大大地提高了系統的通用性和可維護性。 此外，由于本系統需要大量的高速數據運算，在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現了語音信號的端點檢測模塊，FFT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能，作者充分利用了FPGA的高速并行的優勢，以及配套開發環境中的Avalon總線自定義硬件外設，使系統處理數字信號的能力大大提高，其性能優于傳統的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統的總體設計，在此基礎上進行了系統的軟硬件的選擇和設計。 （2）自主設計了純硬件描述語言的驅動電路設計，完成了高速語音采集的工作，并且對存儲數據芯片SRAM中的原始語音數據進行提取導入MATLAB平臺測試數據的正確性。整個程序測試的方式對系統的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設計，此模塊是系統成敗的關鍵，實現高速實時的運算。 （4）結合SOPC的特性，設計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統。 （5）進行了整體系統測試，系統可以較穩定地實現實時處理的目的，具有一定的市場潛在價值。
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
