亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速數字設計

  • 基于FPGA實現可擴展高速FFT處理器的研究

    DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用

    標簽: FPGA FFT 擴展 處理器

    上傳時間: 2013-08-04

    上傳用戶:wangdean1101

  • 基于ARMFPGA的高速信號采集與存儲系統設計

    在圖像處理、航空航天、遙感測量、現代電子測試等很多領域,要求測試儀器設備能及時保存原始測試數據,用于事后數據分析和處理。同時前端探測器性能的提高,對于各種系統存儲容量、體積、造價、穩定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數據存儲系統是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結構的高速信號采集與存儲系統解決方案。進行了信號采集與存儲系統設計。其特點是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點,進行了基于本方案的硬件設計,:FPGA軟件設計。敘述了PCB設計以及調試過程中需注意的問題。 系統的硬件設計以ARM和FPGA為平臺,ARM處理器采用了Samsung公司的S3C2410,FPGA采用Altera公司的EP2C8。硬件設計圍繞著核心芯片,進行了電源設計和ARM和FPGA外圍電路設計。 ARM處理器實現了系統的控制;FPGA作為協處理器實現了FIFO,一些接口、時序控制等,協助ARM采集數據。在FPGA中實現硬件電路簡化了外圍電路,使得設計靈活,開發調試方便,也提高了系統的可靠性。 系統軟件操作系統采用的是Linux,基于嵌入式Linux操作系統的特點,分析了系統的實時性。接著進行了Linux平臺上基于Qt的用戶界面應用程序設計。 最后分析了系統測試結果,并指出存在的問題和改進方法。

    標簽: ARMFPGA 高速信號 采集 存儲

    上傳時間: 2013-07-10

    上傳用戶:cylnpy

  • 基于ARM與FPGA的高速數據采集技術研究

    本文研究基于ARM與FPGA的高速數據采集系統技術。論文完成了ARM+FPGA結構的共享存儲器結構設計,實現了ARMLinux系統的軟件設計,包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試,對實驗測試數據進行了分析。 論文分別從軟件和硬件兩方面入手,闡述了基于ARM處理器和FPGA芯片的高速數據采集的硬件系統設計方法,以及基于ARMLinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面,在FPGA平臺上,我們首先利用乒乓操作的方式將一路高速數據信號轉換成頻率為原來頻率1/4的4路低速數據信號,再將這四路數據分別存儲到4個FIFO中,然后再對這4個FIFO中的數據拼接并存儲在FPGA片上的雙端口雙時鐘RAM中,最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統的總線上,實現了ARM和FPGA共享存儲器的系統結構,使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數據,從而大大提高了數據采集與處理的效率。在采樣頻率控制電路設計方面,我們通過使FIFO的數據存儲時鐘降低為標準狀態下的1/n實現數據采集頻率降為標準狀態的1/n,從而實現了由FPGA控制的可變頻率的數據采集系統。 軟件方面,為了更有效地管理和拓展系統功能,我們移植了ARMLinux操作系統,并在S3C2410平臺上設計實現了基于Linux操作系統的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數據采集系統工作。 在前端采樣頻率為125MHz情況下,系統可以正常工作。能夠實現對頻率在5MHz以下的信號波形的直接顯示;對5MHz至40MHz的信號,使用正弦插值算法進行處理,顯示效果良好。同時這種硬件結構可擴展性強,可以在此基礎上實現8路甚至16路緩沖的系統結構,可以使系統支持更高的采樣頻率。

    標簽: FPGA ARM 高速數據 采集

    上傳時間: 2013-07-04

    上傳用戶:林魚2016

  • 星載SAR高速FPGA預處理板的研制

    合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.

    標簽: FPGA SAR 星載 預處理

    上傳時間: 2013-07-03

    上傳用戶:lanhuaying

  • 高速FIR數字濾波器在FPGA上的實現

    常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下: 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為:定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

    標簽: FPGA FIR 數字濾波器

    上傳時間: 2013-06-06

    上傳用戶:June

  • 基于FPGA的DDS的研究設計與實現

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字通信領域。 本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加(一般由ROM實現);DA轉換電路,將數字形式的幅度碼轉換成模擬信號。 本文根據設計指標,進行了DDS系統分析和設計,包括DDS系統框圖的設計,相位控制字和頻率控字的設計,以及軟件和硬件設計,重點在于利用FPGA改進設計,包括控制系統(頻率控制器和初始相位控制器),尋址系統(相位累加器和數據存儲器),以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO,即DDS)的原理、電路結構,重點介紹了DDS技術在FPGA中的實現方法,給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。

    標簽: FPGA DDS

    上傳時間: 2013-04-24

    上傳用戶:huangzchytems

  • 基于FPGA的JPEG壓縮系統設計與實現

    對弓網故障的檢測在列車提速的今天顯得尤其重要,原始故障圖像數據量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸等領域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性,逐漸成為許多應用中首先器件,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 本文旨在研究并實現一種實時采集并對特定幀進行壓縮傳輸的方法。通過采用可編程邏輯器件FPGA來實現整個采集、顯示、壓縮和傳輸,使系統具有可定制、高速度等優點。 本文首先介紹了開發硬件可編程邏輯門陣列FPGA及其開發語言Veridlog,并介紹了FPGA的設計方法及開發流程;接著介紹了PAL制視頻采集的相關知識及設計,其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;隨后介紹了JPEG標準,并根據故障檢測的特點,設計了針對灰度圖像壓縮的JPEG編碼器,設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數的差分脈沖編碼模塊、交流系數的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試,然后再對整個JPEG編碼器進行了測試;最后設計了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮,再設計一個僅包含發送功能的UART 將壓縮后的碼流傳輸到PC機,在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現了整個采集壓縮系統,同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網故障的圖像檢測,還是對于JPEG編碼器的芯片設計都有一定的參考價值。

    標簽: FPGA JPEG 壓縮系統

    上傳時間: 2013-04-24

    上傳用戶:cuiqiang

  • 高速PCB板的電源布線設計

    高速PCB板的電源布線設計:本文分析討論了高速PCB板上由于高頻信號干擾和走線寬度的減小而產生的電源噪聲和壓降,并提出了高速PCB的電源模型,采用電源總線網絡布線,選取合適的濾波電容。等問題。

    標簽: PCB 電源 布線設計

    上傳時間: 2013-07-22

    上傳用戶:王者A

  • 基于FPGA的高速FIR數字濾波器設計

    本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。

    標簽: FPGA FIR 數字 濾波器設計

    上傳時間: 2013-07-15

    上傳用戶:lanwei

  • 基于FPGA的PCI高速數據通信卡的研制

    本文主要研究一種隔離器高速數據通信卡設計,并對基于PCI總線的內外網數據通訊和交換的硬件編程實現進行詳細的說明,最后在pc機windows平臺下對數據通信卡進行吞吐量和穩定性的測試。 首先介紹了網絡安全的現狀以及物理網絡隔離的原理和重要性,并敘述了網絡隔離產品的發展,接著介紹網絡隔離系統,并提出硬件平臺的總體設計方案:重點敘述了網閘內外網通訊的硬件核心數據通信卡設計思路和數據的流程,以及基于FPGA的PCI接口外部邏輯設計,并對該數據通訊卡在windows平臺雙機之間通訊作了測試,并對測試結果作了分析。

    標簽: FPGA PCI 高速數據 通信卡

    上傳時間: 2013-07-30

    上傳用戶:muyehuli

主站蜘蛛池模板: 金阳县| 河北区| 五大连池市| 潜山县| 城固县| 鄢陵县| 腾冲县| 呼玛县| 盐亭县| 云龙县| 岢岚县| 旌德县| 五大连池市| 屏边| 保定市| 陆丰市| 临沂市| 龙胜| 南澳县| 长阳| 龙泉市| 仁布县| 梅河口市| 开封市| 斗六市| 报价| 岳普湖县| 长乐市| 托里县| 广州市| 安庆市| 丁青县| 南召县| 易门县| 增城市| 宜都市| 靖州| 凉山| 靖边县| 托克托县| 灌阳县|