亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

高速數(shù)字設(shè)計(jì)

  • 基于FPGA的高速實(shí)時(shí)數(shù)字存儲(chǔ)示波器

    數(shù)字存儲(chǔ)示波器(DSO)上世紀(jì)八十年代開始出現(xiàn),由于當(dāng)時(shí)它的帶寬和分辨率較低,實(shí)時(shí)性較差,沒有具備模擬示波器的某些特點(diǎn),因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展,尤其是高速模/數(shù)(A/D)轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器(RAM)的發(fā)展,數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高,在工程測(cè)量中,越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz,分辨率為8Bits,實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過對(duì)具體功能和技術(shù)指標(biāo)的分析,提出了FPGA+ARM架構(gòu)的技術(shù)方案。然后,本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊,包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì),數(shù)據(jù)處理模塊軟件的設(shè)計(jì),以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上,提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上,國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500,利用其雙邊沿采樣模式(DES)實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率,并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元,提高了系統(tǒng)的集成度和穩(wěn)定性。其中,F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取,處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算,而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成,不僅充分利用了FPGA內(nèi)豐富的邏輯資源,而且降低了整機(jī)成本,也減少了電路規(guī)模。 最后,利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試,并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因,提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

    標(biāo)簽: FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器

    上傳時(shí)間: 2013-07-07

    上傳用戶:asdkin

  • 高速實(shí)時(shí)圖像采集和處理系統(tǒng)的研究

    光斑質(zhì)心檢測(cè)系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一,目前的光斑檢測(cè)系統(tǒng)大多是基于PC機(jī)的,存在著高速實(shí)時(shí)性、穩(wěn)定性問題。在總結(jié)各種檢測(cè)算法的基礎(chǔ)上,本文提出了基于FPGA的圖像處理算法,實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測(cè)。 文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊,先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理,判斷光斑的范圍,然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算,得出光斑位置的脫靶量,最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速,精度為2urad的技術(shù)指標(biāo),實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。

    標(biāo)簽: 實(shí)時(shí)圖像采集 處理系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:林魚2016

  • 高速圖像采集系統(tǒng)的研究與設(shè)計(jì)

    圖像采集是數(shù)字化圖像處理的第一步,開發(fā)圖像采集平臺(tái)是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測(cè)的速度是視覺檢測(cè)要解決的關(guān)鍵技術(shù)之一,也是專用圖像處理系統(tǒng)設(shè)計(jì)所要完成的首要目標(biāo)

    標(biāo)簽: 高速圖像采集

    上傳時(shí)間: 2013-04-24

    上傳用戶:waitingfy

  • OFDM系統(tǒng)的定時(shí)和頻率同步的實(shí)現(xiàn)

    正交頻分復(fù)用技術(shù)(OFDM)是未來寬帶無線通信中的關(guān)鍵技術(shù)。隨著用戶對(duì)實(shí)時(shí)多媒體業(yè)務(wù),高速移動(dòng)業(yè)務(wù)需求的迅速增加,OFDM由于其頻譜效率高,抗多徑效應(yīng)能力強(qiáng),抗干擾性能好等特點(diǎn),該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴(yán)格的正交性,因此對(duì)符號(hào)定時(shí)和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣,選取合適的算法進(jìn)行FPGA的實(shí)現(xiàn)。 本文首先簡(jiǎn)要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理,進(jìn)而對(duì)符號(hào)同步和載波同步對(duì)接收信號(hào)的影響做了分析。然后對(duì)比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點(diǎn),決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進(jìn)行了算法的實(shí)現(xiàn)和仿真,所有實(shí)現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號(hào)和前導(dǎo)字的結(jié)構(gòu)進(jìn)行。 本文的主要工作:(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測(cè)算法同時(shí)完成幀到達(dá)檢測(cè)和符號(hào)同步估計(jì),只用接收數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算,有效地解決了判決門限需要變化的問題,同時(shí)也減少了資源的消耗;(2)在時(shí)域分?jǐn)?shù)倍頻偏估計(jì)時(shí),利用基于流水線結(jié)構(gòu)的Cordic模塊計(jì)算長前導(dǎo)字共軛相乘后的相角,求出分?jǐn)?shù)倍頻偏的估計(jì)值;(3)采用滑動(dòng)窗口相關(guān)求和的方法估計(jì)整數(shù)倍頻偏值,在此只用頻域數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算,有效地解決了傳統(tǒng)算法估計(jì)速度慢的缺點(diǎn),同時(shí)也減少了資源的消耗。

    標(biāo)簽: OFDM 定時(shí) 同步的

    上傳時(shí)間: 2013-05-23

    上傳用戶:宋桃子

  • 高速工業(yè)標(biāo)記控制系統(tǒng)

    在工業(yè)領(lǐng)域中,經(jīng)常需要在產(chǎn)品表面留下永久性的標(biāo)識(shí),通常作為便于今后追蹤的商標(biāo)、流水號(hào)、日期等等。特別在機(jī)械行業(yè)對(duì)零部件的管理,在市場(chǎng)上需要對(duì)其進(jìn)行識(shí)別和質(zhì)量跟蹤。機(jī)械行業(yè)在零部件上的標(biāo)記打印在追求美觀的同時(shí),要求有一定的打印速度和打印深度。標(biāo)記打印能夠?yàn)槠髽I(yè)提供產(chǎn)品的可追溯性,更好的貫徹IS09000標(biāo)準(zhǔn)。 由于傳統(tǒng)的標(biāo)記打印在打印效率、美觀以及防偽等方面存在問題,不適應(yīng)現(xiàn)代化大生產(chǎn)要求,而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點(diǎn),但激光器在惡劣的生成現(xiàn)場(chǎng)缺乏長期穩(wěn)定性的工作特點(diǎn)的制約,不能完全滿足生產(chǎn)實(shí)際的需要。為了彌補(bǔ)上述不足,適應(yīng)大批量生產(chǎn)發(fā)展需要,氣動(dòng)標(biāo)記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場(chǎng)上存在氣動(dòng)標(biāo)記刻印系統(tǒng)的優(yōu)缺點(diǎn)后,針對(duì)現(xiàn)有的標(biāo)記打印機(jī)打印速度相對(duì)較慢,打印精度相對(duì)較低以及控制軟件不靈活的缺點(diǎn),設(shè)計(jì)了一套新的控制方案,使用FPGA作為核心控制器,配合PC機(jī)標(biāo)記打印軟件工作,代替以往PC或單片機(jī)的控制。該方案充分利用了FPGA可以高速并行工作的特點(diǎn),能夠高精度平穩(wěn)的輸出控制脈沖,使打印過程平穩(wěn)進(jìn)行。 本文描述了從總體方案設(shè)計(jì)到一些關(guān)鍵模塊的設(shè)計(jì)思路和設(shè)計(jì)細(xì)節(jié)。根據(jù)設(shè)計(jì)要求,總體方案中提出了整個(gè)控制系統(tǒng)的劃分和關(guān)鍵設(shè)計(jì)指標(biāo)上的考慮。在硬件設(shè)計(jì)方面完成硬件電路設(shè)計(jì),包括接口電路設(shè)計(jì)和抗干擾設(shè)計(jì);在設(shè)計(jì)FPGA控制器時(shí),采用了優(yōu)化后的比較積分直線插補(bǔ)算法使得輸出的插補(bǔ)脈沖均勻穩(wěn)定;采用梯形速率控制算法,克服了速度突變情況時(shí)的失步或過沖現(xiàn)象;在軟件方面,新開發(fā)了一套PC工業(yè)標(biāo)記系統(tǒng)軟件,采用了多線程技術(shù)和TTF矢量字庫等技術(shù)。 整套標(biāo)記打印系統(tǒng)經(jīng)過較長時(shí)間的運(yùn)行調(diào)試,表現(xiàn)穩(wěn)定,現(xiàn)已經(jīng)試用性投放市場(chǎng).從生產(chǎn)廠家重慶恒偉精密機(jī)械有限公司和客戶的反饋信息來看,系統(tǒng)工作穩(wěn)定,打印速度達(dá)到設(shè)計(jì)指標(biāo),能夠在256細(xì)分下驅(qū)動(dòng)電機(jī)平穩(wěn)快速運(yùn)動(dòng),打印精度高,達(dá)到市場(chǎng)領(lǐng)先水平,并且得到客戶充分的肯定。

    標(biāo)簽: 工業(yè) 標(biāo)記 控制系統(tǒng)

    上傳時(shí)間: 2013-06-21

    上傳用戶:rishian

  • 基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)

    數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分,同時(shí)也是軟件無線電系統(tǒng)中的核心模塊,在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對(duì)軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求,并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路,本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁,發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì),并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上,充分利用FPGA中豐富的時(shí)序資源,如鎖相環(huán)PLL、觸發(fā)器,緩沖器FIFO、計(jì)數(shù)器等,能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上,采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置,并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上,采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制,可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上,通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互,從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性,并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析,并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí),文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。

    標(biāo)簽: FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)

    上傳時(shí)間: 2013-06-09

    上傳用戶:lh25584

  • 高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

    數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ),廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展,人們面臨的信號(hào)處理任務(wù)越來越繁重,對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性,結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì),在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù),為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上,結(jié)合成熟的商業(yè)化IP核,提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案,并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn),選擇合適的內(nèi)存調(diào)度方案,采用Verilog HDL語言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng),并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析,結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。

    標(biāo)簽: 高速實(shí)時(shí)數(shù) 采集系統(tǒng)

    上傳時(shí)間: 2013-06-24

    上傳用戶:lansedeyuntkn

  • 應(yīng)用FPGA的高速數(shù)據(jù)采集

    隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動(dòng)通訊技術(shù)在日常生活中的不斷深入,數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對(duì)此需求,實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng),從而為測(cè)量儀器提供良好的采集數(shù)據(jù)。    本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng),針對(duì)此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板,再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ),最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分,一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試,另一部分為采集控制模塊的設(shè)計(jì)與仿真。    經(jīng)設(shè)計(jì)與調(diào)試,模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù),能穩(wěn)定工作在百兆的頻率下;采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖,并能通過時(shí)鐘管理模塊來控制前端AD的采樣,該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng),并能穩(wěn)定工作,從而能滿足電子測(cè)量儀器的要求。

    標(biāo)簽: FPGA 高速數(shù)據(jù) 采集

    上傳時(shí)間: 2013-05-24

    上傳用戶:chuckbassboy

  • AVR高速嵌入式單片機(jī)原理與應(yīng)用(修訂版)

    ·作者:耿德根 宋建國 馬潮 葉勇建 出版社:北京航空航天大學(xué)出版社圖書簡(jiǎn)介:本書詳細(xì)介紹ATMEL公司開發(fā)的AVR高速嵌入式單片機(jī)的結(jié)構(gòu);講述AVR單片機(jī)的開發(fā)工具和集成開發(fā)環(huán)境(IDE),包括avr Studio調(diào)試工具、AVR單片機(jī)匯編器和單片機(jī)串行下載編程;學(xué)習(xí)指令系統(tǒng)時(shí),每條指令均有實(shí)例,邊學(xué)習(xí)邊調(diào)試,使學(xué)習(xí)者看得見指令流向及操作結(jié)果,真正理解每條指令的功能及使用注意事項(xiàng);介紹AVR系列多

    標(biāo)簽: AVR 高速嵌入式 單片機(jī)原理

    上傳時(shí)間: 2013-07-17

    上傳用戶:569342831

  • 高速數(shù)字設(shè)計(jì)(完整版)

    高速數(shù)字設(shè)計(jì)及信號(hào)完整性分析是從事硬件設(shè)計(jì)必讀之物。

    標(biāo)簽: 高速數(shù)字

    上傳時(shí)間: 2013-05-26

    上傳用戶:熊少鋒

主站蜘蛛池模板: 石渠县| 临桂县| 金寨县| 临湘市| 营口市| 迭部县| 突泉县| 城固县| 宜宾市| 商水县| 彰化县| 黄石市| 紫金县| 天气| 太仆寺旗| 缙云县| 阳东县| 伊金霍洛旗| 汝州市| 攀枝花市| 曲麻莱县| 逊克县| 建阳市| 英山县| 岱山县| 民丰县| 布拖县| 磐石市| 凯里市| 芜湖市| 镇沅| 耒阳市| 南康市| 万源市| 武宁县| 勃利县| 恩平市| 石狮市| 丹棱县| 扶沟县| 柳林县|