国模叶桐国产精品一区,亚洲精品一区二区久,国产夜色精品一区二区av

高速數(shù)字設計

基于FPGA的高速實時數(shù)字存儲示波器

數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設計，數(shù)據(jù)處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統(tǒng)DSO架構的基礎上，提出了本系統(tǒng)的設計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。最后，利用ChipscopePro工具對采樣系統(tǒng)進行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

標簽： FPGA 高速實時數(shù) 字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
高速實時圖像采集和處理系統(tǒng)的研究

光斑質(zhì)心檢測系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關鍵技術之一，目前的光斑檢測系統(tǒng)大多是基于PC機的，存在著高速實時性、穩(wěn)定性問題。在總結(jié)各種檢測算法的基礎上，本文提出了基于FPGA的圖像處理算法，實現(xiàn)了激光光斑中心的高速實時檢測。文中主要采用3×3窗口模塊和自適應閾值模塊，先對CCD輸入數(shù)據(jù)進行處理，判斷光斑的范圍，然后再運用光斑的質(zhì)心算法對光斑所占的像元進行運算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達到了的3000幀/s的脫靶量幀速，精度為2urad的技術指標，實現(xiàn)了高速率、高精度的精跟蹤要求。

標簽： 實時圖像采集處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：林魚2016
高速圖像采集系統(tǒng)的研究與設計

圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺是視覺系統(tǒng)開發(fā)的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統(tǒng)設計所要完成的首要目標

標簽： 高速圖像采集

上傳時間： 2013-04-24

上傳用戶：waitingfy
OFDM系統(tǒng)的定時和頻率同步的實現(xiàn)

正交頻分復用技術(OFDM)是未來寬帶無線通信中的關鍵技術。隨著用戶對實時多媒體業(yè)務，高速移動業(yè)務需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應能力強，抗干擾性能好等特點，該技術正得到了廣泛的應用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優(yōu)劣，選取合適的算法進行FPGA的實現(xiàn)。本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點，決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真，所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導字的結(jié)構進行。本文的主要工作：(1)采用自相關和互相關聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數(shù)據(jù)的符號位做相關運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數(shù)倍頻偏估計時，利用基于流水線結(jié)構的Cordic模塊計算長前導字共軛相乘后的相角，求出分數(shù)倍頻偏的估計值；(3)采用滑動窗口相關求和的方法估計整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號位做相關運算，有效地解決了傳統(tǒng)算法估計速度慢的缺點，同時也減少了資源的消耗。

標簽： OFDM 定時同步的

上傳時間： 2013-05-23

上傳用戶：宋桃子
高速工業(yè)標記控制系統(tǒng)

在工業(yè)領域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業(yè)對零部件的管理，在市場上需要對其進行識別和質(zhì)量跟蹤。機械行業(yè)在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標準。由于傳統(tǒng)的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現(xiàn)代化大生產(chǎn)要求，而激光打印技術雖然較好的克服了傳統(tǒng)工藝的許多缺點，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點的制約，不能完全滿足生產(chǎn)實際的需要。為了彌補上述不足，適應大批量生產(chǎn)發(fā)展需要，氣動標記打印技術成為一種較好的選擇。本課題在分析了現(xiàn)在市場上存在氣動標記刻印系統(tǒng)的優(yōu)缺點后，針對現(xiàn)有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進行。本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節(jié)。根據(jù)設計要求，總體方案中提出了整個控制系統(tǒng)的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優(yōu)化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標記系統(tǒng)軟件，采用了多線程技術和TTF矢量字庫等技術。整套標記打印系統(tǒng)經(jīng)過較長時間的運行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達到設計指標，能夠在256細分下驅(qū)動電機平穩(wěn)快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。

標簽： 工業(yè) 標記控制系統(tǒng)

上傳時間： 2013-06-21

上傳用戶：rishian
基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)

數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設計，并且使系統(tǒng)具有了較高的可適應性、可擴展性和可調(diào)試性。在時序數(shù)字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。在存儲器設計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進行切換。在系統(tǒng)工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。

標簽： FPGA 控制高速數(shù)據(jù) 采集系統(tǒng)

上傳時間： 2013-06-09

上傳用戶：lh25584
高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)

數(shù)據(jù)采集處理技術是現(xiàn)代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領域。隨著信息科學的飛速發(fā)展，人們面臨的信號處理任務越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關注。本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)技術，為需要大容量存儲器的系統(tǒng)設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計方案，并從總體設計構想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結(jié)果表明本設計完全能夠滿足系統(tǒng)的性能指標。

標簽： 高速實時數(shù) 采集系統(tǒng)

上傳時間： 2013-06-24

上傳用戶：lansedeyuntkn
應用FPGA的高速數(shù)據(jù)采集

隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求，實現(xiàn)了一種應用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。　　本文設計了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對此系統(tǒng)設計了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進行數(shù)據(jù)的壓縮以及緩沖存儲，最后由DSP調(diào)入數(shù)據(jù)進行數(shù)據(jù)的處理。本文的設計主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設計與調(diào)試，另一部分為采集控制模塊的設計與仿真。　　經(jīng)設計與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。

標簽： FPGA 高速數(shù)據(jù) 采集

上傳時間： 2013-05-24

上傳用戶：chuckbassboy
AVR高速嵌入式單片機原理與應用(修訂版)

·作者：耿德根　宋建國　馬潮　葉勇建　出版社：北京航空航天大學出版社圖書簡介：本書詳細介紹ATMEL公司開發(fā)的AVR高速嵌入式單片機的結(jié)構；講述AVR單片機的開發(fā)工具和集成開發(fā)環(huán)境（IDE）,包括avr Studio調(diào)試工具、AVR單片機匯編器和單片機串行下載編程；學習指令系統(tǒng)時,每條指令均有實例,邊學習邊調(diào)試,使學習者看得見指令流向及操作結(jié)果,真正理解每條指令的功能及使用注意事項；介紹AVR系列多

標簽： AVR 高速嵌入式單片機原理

上傳時間： 2013-07-17

上傳用戶：569342831
高速數(shù)字設計（完整版）

高速數(shù)字設計及信號完整性分析是從事硬件設計必讀之物。

標簽： 高速數(shù)字

上傳時間： 2013-05-26

上傳用戶：熊少鋒