高速電路設計實踐,主要是相對硬件線路設計
上傳時間： 2013-04-24
上傳用戶：bruce5996
隨著科學技術的快速發展和數據采集系統的廣泛應用，人們對數據采集系統的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規范，以其使用方便、易于擴展、速度快等優點而被廣泛地應用于數據采集系統中。現場可編程門陣列最大的特點是結構靈活，開發周期較短，適合于實時信號處理，已被廣泛應用于通信、數據采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優點，設計了一種基于USB2.0技術和FPGA技術相結合的高速數據采集系統。 @@ 首先，對數據采集基本理論及系統相關技術進行了簡單地介紹。 @@ 其次，對以ADC轉換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數據采集系統進行了硬件設計和分析，并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據系統需求，對系統軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統下利用GPD編寫USB設備驅動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統的軟硬件進行了調試，給出了調試結果和分析，對出現的問題給出了解決方案。結果表明，系統符合設計要求。 @@關鍵詞：USB2.0；FPGA；SOPC；數據采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
矩陣運算是描述許多工程問題中不可缺少的數學關系，矩陣運算具有執行效率好、速度快、集成度高等優點，并且隨著動態可配置技術的發展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現方法是具有很大的現實意義，能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準，深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容，根據矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結果，并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試，驗證了設計結果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統資源利用率和系統可靠性，為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。
上傳時間： 2013-07-07
上傳用戶：xuanjie
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
高速大容量數據采集存儲技術在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術不斷發展，對數據的采集和傳輸速率要求越來越高，對數據存儲的速度和容量要求也越來越高。高速數據存儲主要包括存儲介質選取、存儲器控制、數據存儲和總線應用等，如何實時、高速、連續大量地采集存儲數據是一個關鍵性問題。 本文設計了一種基于FPGA控制的高速數據采集存儲系統。該系統選用符合ATA-6規范的IDE硬盤作為數據存儲介質，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內存實現對數據的高速大容量穩定存儲。 該磁盤陣列同時管理五個IDE硬盤，平均數據流達到250MB/s，峰值傳輸速率達到500MB/s，也可以擴展更多硬盤構成大容量的磁盤陣列。系統采用PCI-9054橋芯片與計算機連接，可同時存儲四路AD數據，可以通過人機交互界面實時監控數據采集情況，在計算機上實現整個磁盤陣列的實時控制。
上傳時間： 2013-06-14
上傳用戶：2404
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數據采集不斷地向多路、高速、智能化的方向發展。本文針對此需求，實現了一種應用FPGA的多路、高速的數據采集系統，從而為測量儀器提供良好的采集數據。 本文設計了一種基于AD+FPGA+DSP的多路數據采集處理系統，針對此系統設計了基于AD9446的模數轉換采集板，再將模數轉換采集板的數據傳送至基于FPGA的采集控制模塊進行數據的壓縮以及緩沖存儲，最后由DSP調入數據進行數據的處理。本文的設計主要分為兩部分，一部分為模數轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。 經設計與調試，模數轉換模塊可為系統提供穩定可靠的數據，能穩定工作在百兆的頻率下；采集控制模塊能實時地完成數據壓縮與數據緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩定工作在百兆的頻率下。該系統為多路、高速的數據采集系統，并能穩定工作，從而能滿足電子測量儀器的要求。關鍵詞：數據采集；FPGA；AD9446
上傳時間： 2013-06-04
上傳用戶：zzy7826
多篇高速PCB布線的文章，高速PCB板的電源布線設計，高頻PCB設計中出現的干擾分析及對策 ，高速數字印制電路板電源地面層結構對ΔI噪聲抑制的研究，高速PCB板的電源布線設計等等
上傳時間： 2013-07-27
上傳用戶：yyyyyyyyyy
