基于ＦＰＧＡ實(shí)現(xiàn)移位乘法功能，已經(jīng)驗(yàn)證，十分好用。
標(biāo)簽： 移位 乘法
上傳時(shí)間： 2015-12-14
上傳用戶：qiao8960
開發(fā)ＦＰＧＡ的教程，屬于比較基礎(chǔ)的，但是有操作的步驟和例子！
標(biāo)簽： 教程
上傳時(shí)間： 2013-12-21
上傳用戶：jing911003
一些實(shí)現(xiàn)ＦＰＧＡ 的算法子程序～．相信有一定的幫助哦
標(biāo)簽： 算法 程序
上傳時(shí)間： 2016-01-25
上傳用戶：tianyi223
用ＦＰＧＡ實(shí)現(xiàn)非標(biāo)準(zhǔn)速率到標(biāo)準(zhǔn)速率轉(zhuǎn)換的實(shí)現(xiàn)方法．
標(biāo)簽： 標(biāo)準(zhǔn) 速率 實(shí)現(xiàn)方法 轉(zhuǎn)換
上傳時(shí)間： 2016-03-07
上傳用戶：源碼3
ＦＰＧＡ實(shí)現(xiàn)全數(shù)字鎖相環(huán)，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ
標(biāo)簽： 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2014-01-09
上傳用戶：1159797854
ＦＰＧＡ實(shí)現(xiàn)數(shù)字濾波器，基于硬件描述語言ＶＥＲＩＬＯＧ ＨＤＬ，頂層文件ＦＩＲ．Ｖ
標(biāo)簽： 數(shù)字濾波器
上傳時(shí)間： 2013-12-17
上傳用戶：sclyutian
用ＦＰＧＡ，VHDL實(shí)現(xiàn)的Uart核，quartusII完整工程，實(shí)用
標(biāo)簽：
上傳時(shí)間： 2014-11-27
上傳用戶：zhouli
ＦＰＧＡ設(shè)計(jì)中的一些經(jīng)典例子對學(xué)習(xí)ＦＰＧＡ的人會有幫助
上傳時(shí)間： 2013-12-18
上傳用戶：LIKE
ＲＳ編碼在ＦＰＧＡ上實(shí)現(xiàn)的理論和方法，對設(shè)計(jì)ＲＳ編碼很有幫助，且ＦＯＧＡ資源占有少
標(biāo)簽： 編碼
上傳時(shí)間： 2016-09-22
上傳用戶：lanjisu111
msk的verilog程序 利用ＦＰＧＡ實(shí)現(xiàn)
標(biāo)簽： verilog msk 程序
上傳時(shí)間： 2014-01-08
上傳用戶：kikye
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
