用格拉布斯壞值提出理論于剔除統計樣本樣本中壞值，將好值和壞值分開
標簽： 樣本
上傳時間： 2017-06-08
上傳用戶：cazjing
頻率計VHDL編程。設計一個4位數字顯示的十進制頻率計，其測量范圍為1MHz，測量值通過4個數碼管顯示以8421BCD碼形式輸出，可通過開關實現量程控制，量程分10kHz、100kHz、1MHz三檔(最大讀數分別為9.999kHz、99.99kHz、999.9kHz)； 當輸入信號的頻率大于相應量程時，有溢出顯示。
標簽： VHDL 頻率計 編程 數字顯示
上傳時間： 2014-01-15
上傳用戶：鳳臨西北
這是一個用vhdl硬件描述語言實現的乘法器而不是多路選擇器
標簽： vhdl 硬件描述語言 乘法器 多路
上傳時間： 2013-12-31
上傳用戶：songyue1991
與PLC接口的4位LED數字顯示，包含主程序，初始化子程序，顯示子程序，數據轉換子程序
標簽： PLC LED 接口 數字顯示
上傳時間： 2017-06-14
上傳用戶：changeboy
4位可逆計數器：將50MHz的時鐘進行 分頻后的結果作為時鐘控制，根據輸入進行條件判斷，再通過設置一個四位的向量將結果輸出，利用數碼管顯示在實驗板上
標簽： MHz 50 計數器 時鐘
上傳時間： 2017-06-18
上傳用戶：lanjisu111
1位全加器 可以進行1位的二進制碼的加法 想進行改進 改為4位或8位的全加器代碼
標簽： 全加器 二進制碼 8位 代碼
上傳時間： 2017-06-21
上傳用戶：希醬大魔王
實現了三種乘法器，可以進行性能比較，比較有較之
標簽： 乘法器
上傳時間： 2017-06-25
上傳用戶：hn891122
這個是8*4位的,FIFO,,大家可作參考資料
標簽： FIFO 家 參考資料
上傳時間： 2017-06-27
上傳用戶：924484786
Galois域乘法器的Verilog源碼 廣泛用于信道編碼、計算機代數及橢圓曲線加密等
標簽： Verilog Galois 乘法器 源碼
上傳時間： 2017-06-28
上傳用戶：15071087253
網絡通信中的MII接口 通常將4位nibble數據送出，此程序將4位數據組合成8位數據并行輸出（8比特==1個字節）。。完全可用 同時包含84轉換
標簽： nibble MII 網絡通信 接口
上傳時間： 2017-07-04
上傳用戶：ztj182002
蟲蟲下載站版權所有 京ICP備2021023401號-1
