臺灣verilog hdl硬件描述性語言，適合有基礎(chǔ)的人
標(biāo)簽： verilog hdl 硬件 語言
上傳時(shí)間： 2014-01-09
上傳用戶：13681659100
采用Verilog HDL硬件語言設(shè)計(jì),實(shí)現(xiàn)基本的公用電話計(jì)費(fèi)功能,設(shè)計(jì)完整.
標(biāo)簽： Verilog HDL 硬件語言設(shè)計(jì) 電話
上傳時(shí)間： 2014-01-11
上傳用戶：tzl1975
Study of Active Queue Management Using OPNET
標(biāo)簽： Management Active Study Queue
上傳時(shí)間： 2015-12-16
上傳用戶：wff
A Comparison of Load-based and Queue-based Active Queue Management Algorithms
標(biāo)簽： Queue-based Comparison Algorithms Load-based
上傳用戶：ruixue198909
PURPLE: Predictive Active Queue Management Utilizing Congestion Information
標(biāo)簽： Information Management Congestion Predictive
上傳用戶：chens000
adder4 hdl ok in Quartus II 5.1
標(biāo)簽： Quartus adder4 5.1 hdl
上傳時(shí)間： 2015-12-20
上傳用戶：caiiicc
PWM Verilog HDL原碼和底層C驅(qū)動，即測試程序，可直接使用
標(biāo)簽： Verilog PWM HDL 底層
上傳時(shí)間： 2013-12-19
上傳用戶：ggwz258
Verilog HDL數(shù)字設(shè)計(jì)與綜合 夏宇聞譯（第二版）
標(biāo)簽： Verilog HDL 數(shù)字設(shè)計(jì)
上傳時(shí)間： 2014-01-08
上傳用戶：凌云御清風(fēng)
從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) Verilog HDL牛人編寫的有關(guān)經(jīng)典書籍，其中包含很多例子
標(biāo)簽： Verilog HDL 算法設(shè)計(jì) 書籍
上傳時(shí)間： 2013-12-03
上傳用戶：R50974
Verilog HDL Guide,是學(xué)習(xí)Verilog不錯(cuò)的教程,是CHM格式的
標(biāo)簽： Verilog Guide HDL CHM
上傳時(shí)間： 2013-12-24
上傳用戶：梧桐
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
