基于FPGA-CPLD最小系統(tǒng)PCB的制作
標(biāo)簽： fpga 最小系統(tǒng) pcb cpld
上傳時(shí)間： 2022-07-18
上傳用戶：qingfengchizhu
FPGA CPLD中的Verilog設(shè)計(jì)小技巧
上傳時(shí)間： 2022-07-19
上傳用戶：jason_vip1
Altera FPGA封裝庫Cyclone系列
上傳時(shí)間： 2022-07-25
上傳用戶：
一、Rainbow Blaster 的特性Rainbow Blaster全面兼容Altera的USB Blaster下載電纜，通過計(jì)算機(jī)的USB接口可對(duì)Altera的FPGA/CPLD以及配置芯片進(jìn)行編程、調(diào)試等操作。支持的Altera FPGA/CPLD器件如下：l Stratix II、Stratix GX及Stratix系列l(wèi) Cyclone II及Cyclone系列l(wèi) APEX II 及APEX 20K系列l(wèi) ACEX 1Kl Mercuryl FLEX 10K、FLEX 10KE和FLEX 10KA全系列l(wèi) Excaliburl MAX 3000、MAX 7000和MAX II全系列支持的配置芯片如下：l EPC2, EPC4, EPC8, EPC16, EPC1441l EPCS1, EPCS4, EPCS16,EPCS64支持的目標(biāo)板IO電壓：l 1.5V、1.8V、2.5V、3.3V、5V二、Rainbow Blaster工作需求1.軟件需求：l Windows 2000 和XP 操作系統(tǒng)。l 需要安裝QuartusII4.0 及以上版本。l Quartus II Programmer (編程或配置操作需要)l Quartus II SignalTap II Logic Analyzer (邏輯分析操作需要)2. 電源需求：l 從USB 電纜的PC 端提供直流5.0V；l 從目標(biāo)板下載接口提供直流1.5V 至5.0V。三、硬件連接請(qǐng)按如下步驟順序操作：1. 關(guān)掉目標(biāo)板電源。2. 將USB 電纜一端（大口）接到PC 或筆記本電腦上的USB 接口，另一端（小口）接到Rainbow Blaster。3. 將Rainbow Blaster 的10PIN Female（母頭）接頭按照方向指示連接到目標(biāo)
標(biāo)簽： Rainbow Blaster 1.0 使用手冊(cè)
上傳時(shí)間： 2013-10-15
上傳用戶：yd19890720
講解到位，工程例子很全，適合下載學(xué)習(xí)。
標(biāo)簽： Altera FPGA CPLD 電子系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-21
上傳用戶：lhll918
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（114）資源包含以下內(nèi)容：1. FREESCALE 9S08AW60 串口調(diào)試程序.2. saa7113視頻解碼芯片外圍電路設(shè)計(jì)原理圖.3. 這是在用的AD7705源程序.4. 紅外線遙控原理以及單片機(jī)制作自學(xué)習(xí)遙控器詳細(xì)設(shè)計(jì)思路.5. 在微波整體集成電路設(shè)計(jì)、理論和描述特性的一條新穎的路線的PDF學(xué)術(shù)論文.6. 對(duì)于內(nèi)部具有D /A轉(zhuǎn)換器的單片機(jī),采用其自備的D /A轉(zhuǎn)換器產(chǎn)生需要的信號(hào)是最經(jīng) 濟(jì)的方法。C8051F020是Cygnal公司最新的一款功能強(qiáng)大的內(nèi)部具有D /A轉(zhuǎn)換器的單片機(jī)。介紹了 采用查.7. 液晶6963模塊 240*64,外接PS2鍵盤,多級(jí)菜單.這是我工作中的一個(gè)程序,有興趣的可以看.8. 這是一個(gè)i2c程序,經(jīng)過多次應(yīng)用都能成功實(shí)現(xiàn)功能,而且簡要實(shí)用.9. 本電子書是很多嵌入式開發(fā)經(jīng)典文章和技巧使用的PDF格式的書籍.10. 168線SD內(nèi)存條電路原理圖資料,好像是臺(tái)灣人寫的.11. FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能.12. fat32文件系統(tǒng)格式說明 十分詳盡.13. fat32和fat16文件系統(tǒng)格式說明.14. 講解嵌入式開發(fā)的入門書!非常不錯(cuò),值得一看!.15. TMS320C6000CSLAPIReferenceGuideRev.I的pdf.16. s7300 400 step7 plc仿真軟件說明.17. with avr mega 8515 in the C-code AVR.18. Altera原裝MAX_II開發(fā)板原理圖,是用protel繪制的.19. zlg7290是一個(gè)能夠8*8的鍵盤驅(qū)動(dòng)芯片.20. 主要介紹各種芯片原理、功能、及其使用方法.21. 對(duì)芯片MCP2551的中文使用說明.22. 嵌入式T9輸入法的源代碼.23. BMP頭文件的源代碼.24. 自己收集整理和調(diào)試OK的三個(gè)Game源代碼.25. S24C10最小系統(tǒng)原理圖 包括FLASH SRAM等.26. 一個(gè)電平轉(zhuǎn)換芯片的資料74LVC4245,它在以太網(wǎng)中也發(fā)揮了很大的作用,對(duì)WEB開發(fā)人員有借鑒的價(jià)值.27. mmc卡的specification標(biāo)準(zhǔn)的英文版的.28. TMS320C2812全套例程.29. 這是用于lpc2106的自帶ADC功能的演示,利用KEIL FOR ARM 開發(fā),可以參考學(xué)習(xí)..30. megal16在codevision下關(guān)于1602的驅(qū)動(dòng)程序.31. 分布式多DSP系統(tǒng)的CPCI總線接口設(shè)計(jì)和驅(qū)動(dòng)開發(fā).32. 電子音量pT2314原程序 需要的朋友請(qǐng)趕快.33. 用protel dxp繪制三分頻原理圖和pcb電路板等.34. Bootloader(引導(dǎo)裝載器)是用于初始化目標(biāo)板硬件.35. OKI DEMO FLASH WRITE PROGRAM.36. OKI 675050 hardware accelerator sample program.37. verilog的一些源代碼.38. i.mx31 3DS平臺(tái)Nandboot引導(dǎo)程序源碼.39. c8051f24是個(gè)教學(xué)的程序.40. < ALTERA FPGA/CPLD 高級(jí)篇>>光盤資料中 體會(huì)“面積和速度的平衡與互換” 例程.
標(biāo)簽： RFID 無線 射頻識(shí)別技術(shù)
上傳時(shí)間： 2013-07-17
上傳用戶：eeworm
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（115）資源包含以下內(nèi)容：1. 《ALTERA FPGA/CPLD高級(jí)篇》高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例.2. 《ALTERA FPGACPLD高級(jí)篇》高速串行差分接口（HSDI）設(shè)計(jì)實(shí)例.3. 一個(gè)運(yùn)行在PDA上的線程程序.4. 《ALTERA FPGACPLD高級(jí)篇》LogicLock設(shè)計(jì)實(shí)例.5. 59５實(shí)現(xiàn)漸變程序.6. 我的８個(gè)ＬＥＤ漸變的程序歡迎廣大用戶下載.7. dmx512燈光控制協(xié)義,歡迎廣大用戶下載.8. 學(xué)習(xí)嵌入式 mmu 代碼 感覺不錯(cuò) 發(fā)給大家分享一下了 希望大家喜歡 不錯(cuò)的.9. dmx512接收程序.10. 數(shù)控開關(guān)電源程序＋ＰＲＯＴＥＵＳ.11. 剛剛傳錯(cuò)了.12. 串口３２位點(diǎn)陣程序.13. s3c2410 測(cè)試程序的原理圖.14. s3c2410的燒片工程.15. 嵌入式C語言程序設(shè)計(jì)這本書的書后光盤.16. 2407原理圖 對(duì)于學(xué)習(xí)硬件設(shè)計(jì)有很大的幫助.17. 利用web camera對(duì)目標(biāo)進(jìn)行特征跟蹤的程序 對(duì)于初學(xué)機(jī)器視覺的有些幫助.18. uCOS-II在gprs上的應(yīng)用。 應(yīng)用的芯片型號(hào)是lpc2220..19. 脈沖反褶積的實(shí)現(xiàn).20. 利用鍵盤顯示專用驅(qū)動(dòng)芯片7290.21. 串行打印機(jī)RD32的驅(qū)動(dòng)程序.22. 點(diǎn)陣顯示,可用于許多場(chǎng)所,方便且視覺性很好,請(qǐng)大家來看看!.23. 9325驅(qū)動(dòng).24. 9320的 初如化 CODE.用于驅(qū)動(dòng)9320.25. 自己寫嵌入式系統(tǒng)的Web Server,基于Busybox的httpd,通過CGI可以實(shí)現(xiàn)交互式動(dòng)態(tài)網(wǎng)頁。.26. 是本人在前邊一次上傳的數(shù)字電壓表的原理圖包括PCB.27. Configuring and Updating the Boot Loader.28. 介紹了GPIB在開發(fā)mg369*儀器的自動(dòng)控制方面的技巧和注意事項(xiàng).29. AVRX實(shí)時(shí)系統(tǒng),在AVR單片機(jī)上實(shí)現(xiàn)的實(shí)時(shí)系統(tǒng),很少見的哦.30. 51串口實(shí)現(xiàn)多機(jī)通信.31. 設(shè)計(jì)一個(gè)簡單的LED流水彩燈,12個(gè)彩燈共陰接地,陽極分別與EP1C3的8個(gè)I/O相連,來控制彩燈的滅亮,在不同時(shí)段,指示燈有不同的顯示模式..32. 介紹了S3C44B0的使用 對(duì)整體的把握.33. 洗衣機(jī)的程序 洗衣機(jī)的程序.34. lf2407.35. SMDK2440_V1.0_BASE 底板原理圖.36. 多個(gè)仿真例子.37. Demo for I2C Master and Slave.38. MiniGUI 1_3_3 移植詳解.39. 嵌入式開發(fā)資料.40. 有關(guān)節(jié)74ls373的知識(shí)很有用.
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
用Altera CPLD做為控制器從Flash上讀取image文件對(duì)Altera FPGA編程
標(biāo)簽： Altera Flash image CPLD
上傳時(shí)間： 2013-08-13
上傳用戶：zwei41
本書以FPGA/CPLD設(shè)計(jì)流程為主線，闡述了如何合理地利用ISE設(shè)計(jì)平臺(tái)集成的各種設(shè)計(jì)工具，高效地完成FPGA/CPLD的設(shè)計(jì)方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計(jì)流程的基礎(chǔ)上，依次論述了工程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計(jì)步驟在ISE集成環(huán)境中的實(shí)現(xiàn)方法與技巧。 本書立足于工程實(shí)踐，結(jié)合作者多年工作經(jīng)驗(yàn)，選用大量典型實(shí)例，并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實(shí)例的完整工程目錄、源代碼、詳細(xì)操作步驟和使用說明，利于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、微電子與半導(dǎo)體學(xué)等專業(yè)的教材，也可作為硬件工程師和IC工程師的實(shí)用工具書。
標(biāo)簽： Xilinx-ISE FPGA CPLD 71.7
上傳時(shí)間： 2013-06-24
上傳用戶：gut1234567
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶：wpt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
