介紹了一種10M/ 100M 以太網控制器的實現方法,該控制器以FIFO 作為幀緩存,通過程序設計實現10M/ 100M 自適應,設計中采用WS 接口,提高了設計的靈活行,可以實現與其他SOC 的互連[1 ] ,該設計采用VerilogHDL 硬件描述語言編程,基于ISE 開發環境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上實現。關鍵詞:以太網MAC;10M/ 100M; FPGA ;VerilogHDL
標簽：
FPGA
100
10
以太網控制器
上傳時間：
2013-10-18
上傳用戶：liglechongchong
