相 關 資 源

• 用VERILOG HDL實現(xiàn)的任意 頻率分頻器源代碼免費下載

  資源簡介：用VERILOG HDL實現(xiàn)的任意 頻率分頻器源代碼，是一個通用的程序

  標簽： VERILOG HDL 頻率 分頻器

  上傳時間： 2014-01-07

  上傳用戶：alan-ee

• 用VERILOG HDL實現(xiàn)的曼徹斯特編碼器和解碼器。免費下載

  資源簡介：用VERILOG HDL實現(xiàn)的曼徹斯特編碼器和解碼器。

  標簽： VERILOG HDL 曼徹斯特 編碼器

  上傳時間： 2013-12-23

  上傳用戶：lifangyuan12

• 用VERILOG HDL實現(xiàn)的1553B航空電子總線接口。免費下載

  資源簡介：用VERILOG HDL實現(xiàn)的1553B航空電子總線接口。

  標簽： VERILOG 1553B HDL 航空電子

  上傳時間： 2016-05-19

  上傳用戶：許小華

• 用VERILOG HDL實現(xiàn)的VGA顯示彩條信號免費下載

  資源簡介：用VERILOG HDL實現(xiàn)的VGA顯示彩條信號，其中包括VGA時序、豎彩條、橫彩條、棋盤格

  標簽： VERILOG HDL VGA 信號

  上傳時間： 2016-06-29

  上傳用戶：yangbo69

• 用VERILOG HDL 實現(xiàn)時鐘(時和分)免費下載

  資源簡介：用VERILOG HDL 實現(xiàn)時鐘(時和分)

  標簽： VERILOG HDL 實現(xiàn)時鐘 分

  上傳時間： 2013-12-26

  上傳用戶：Amygdala

• 這是用VHDL語言寫的32位分頻器的程序免費下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結(jié)果，歡迎使用。多指正，交流。

  標簽： VHDL 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 基于fpga和sopc的用VHDL語言編寫的EDA數(shù)控分頻器免費下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA數(shù)控分頻器

  標簽： fpga VHDL sopc EDA

  上傳時間： 2014-01-03

  上傳用戶：yan2267246

• 用VERILOG HDL實現(xiàn)曼徹斯特編碼的源碼免費下載

  資源簡介：用VERILOG HDL實現(xiàn)曼徹斯特編碼的源碼

  標簽： VERILOG HDL 曼徹斯特編碼 源碼

  上傳時間： 2013-12-29

  上傳用戶：lhc9102

• 用VERILOG HDL實現(xiàn)I2C Master Controller 的設計免費下載

  資源簡介：用VERILOG HDL實現(xiàn)I2C Master Controller 的設計，包括主程序設計和測試程序設計

  標簽： Controller VERILOG Master HDL

  上傳時間： 2014-01-04

  上傳用戶：tonyshao

• 用VERILOG HDL實現(xiàn)狀態(tài)機的設計免費下載

  資源簡介：用VERILOG HDL實現(xiàn)狀態(tài)機的設計

  標簽： VERILOG HDL 狀態(tài)

  上傳時間： 2014-01-22

  上傳用戶：netwolf

• 用VERILOG HDL編寫的0832源程序免費下載

  資源簡介：用VERILOG HDL編寫的0832源程序，實現(xiàn)對0832實現(xiàn)D/A轉(zhuǎn)換。也可方便地轉(zhuǎn)換為vHDL源程序。

  標簽： VERILOG 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• 用VERILOG HDL編寫的秒表設計免費下載

  資源簡介：用VERILOG HDL編寫的秒表設計，可以實現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： VERILOG HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用VERILOG HDL 寫的時鐘程序免費下載

  資源簡介：用VERILOG HDL 寫的時鐘程序，在DE2上實現(xiàn)了。

  標簽： VERILOG HDL 時鐘程序

  上傳時間： 2017-07-11

  上傳用戶：tyler

• 用VERILOG HDL寫的操作SRAM的源碼免費下載

  資源簡介：用VERILOG HDL寫的操作SRAM的源碼

  標簽： VERILOG SRAM HDL 操作

  上傳時間： 2015-02-07

  上傳用戶：sy_jiadeyi

• 用VERILOG HDL實現(xiàn)I2C總線功能免費下載

  資源簡介：用VERILOG HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

  標簽： VERILOG HDL I2C 總線

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 用VERILOG HDL實現(xiàn)I2C總線功能免費下載

  資源簡介：用VERILOG HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

  標簽： VERILOG HDL I2C 總線

  上傳時間： 2013-12-31

  上傳用戶：zhouchang199

• 用VERILOG語言實現(xiàn)的ARM7處理器的標準內(nèi)核的源代碼程序,nnARM, 具有很好的參考價值免費下載

  資源簡介：用VERILOG語言實現(xiàn)的ARM7處理器的標準內(nèi)核的源代碼程序,nnARM, 具有很好的參考價值

  標簽： VERILOG nnARM ARM7 語言

  上傳時間： 2015-05-10

  上傳用戶：wanghui2438

• VERILOG HDL實現(xiàn)的I2C Slave模擬免費下載

  資源簡介：VERILOG HDL實現(xiàn)的I2C Slave模擬

  標簽： VERILOG Slave HDL I2C

  上傳時間： 2014-11-17

  上傳用戶：ztj182002

• 常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實現(xiàn)（原創(chuàng)）免費下載

  資源簡介：常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實現(xiàn)（原創(chuàng)）

  標簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-17

  上傳用戶：330402686

• 常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實現(xiàn)（原創(chuàng)）免費下載

  資源簡介：常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實現(xiàn)（原創(chuàng)）

  標簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-26

  上傳用戶：rishian

• 用VERILOG語言實現(xiàn)的數(shù)據(jù)加密標準代碼,在QUARTUS5.1上仿真過免費下載

  資源簡介：用VERILOG語言實現(xiàn)的數(shù)據(jù)加密標準代碼,在QUARTUS5.1上仿真過

  標簽： VERILOG QUARTUS 5.1 語言

  上傳時間： 2014-09-08

  上傳用戶：mpquest

• 用VERILOG HDL寫的數(shù)字時鐘,已經(jīng)在開發(fā)板上驗證過的,絕對原創(chuàng),使用數(shù)碼管進行顯示!免費下載

  資源簡介：用VERILOG HDL寫的數(shù)字時鐘,已經(jīng)在開發(fā)板上驗證過的,絕對原創(chuàng),使用數(shù)碼管進行顯示!

  標簽： VERILOG HDL 數(shù)字時鐘 開發(fā)板

  上傳時間： 2013-12-03

  上傳用戶：lnnn30

• 一個用VERILOG語言實現(xiàn)的包含：鍵盤掃描免費下載

  資源簡介：一個用VERILOG語言實現(xiàn)的包含：鍵盤掃描，led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個方塊的顯示位置。需要有fpga板子支持。

  標簽： VERILOG 語言 鍵盤掃描

  上傳時間： 2014-01-10

  上傳用戶：pompey

• 用VERILOG HDL編寫的一些例程免費下載

  資源簡介：用VERILOG HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標簽： VERILOG HDL 編寫

  上傳時間： 2013-12-20

  上傳用戶：fhzm5658

• 數(shù)字時鐘顯示模塊,用VERILOG HDL 實現(xiàn)免費下載

  資源簡介：數(shù)字時鐘顯示模塊,用VERILOG HDL 實現(xiàn)

  標簽： VERILOG HDL 數(shù)字時鐘 顯示模塊

  上傳時間： 2016-03-03

  上傳用戶：yiwen213

• 用VERILOG HDL 寫的數(shù)字示波器的源代碼免費下載

  資源簡介：用VERILOG HDL 寫的數(shù)字示波器的源代碼，其中還包括VGA控制源代碼

  標簽： VERILOG HDL 數(shù)字示波器 源代碼

  上傳時間： 2014-03-07

  上傳用戶：731140412

• 這是一個用VERILOG語言設計的數(shù)字頻率及的源代碼免費下載

  資源簡介：這是一個用VERILOG語言設計的數(shù)字頻率及的源代碼，上傳一下，供大家研究

  標簽： VERILOG 語言 數(shù)字頻率 源代碼

  上傳時間： 2013-12-23

  上傳用戶：tianjinfan

• 用VERILOG HDL實現(xiàn)了83編碼器.免費下載

  資源簡介：用VERILOG HDL實現(xiàn)了83編碼器.

  標簽： VERILOG HDL 編碼器

  上傳時間： 2016-07-15

  上傳用戶：731140412

• 用VERILOG編程實現(xiàn)的基于FPGA的AD數(shù)據(jù)采集程序免費下載

  資源簡介：用VERILOG編程實現(xiàn)的基于FPGA的AD數(shù)據(jù)采集程序

  標簽： VERILOG FPGA 編程實現(xiàn) 數(shù)據(jù)采集

  上傳時間： 2014-01-07

  上傳用戶：yoleeson

• 用vHDL來實現(xiàn)的數(shù)字頻率合成的技術免費下載

  資源簡介：用vHDL來實現(xiàn)的數(shù)字頻率合成的技術，幾乎很全的，所有的都有

  標簽： vHDL 數(shù)字頻率合成

  上傳時間： 2016-10-20

  上傳用戶：TF2015