使用Verilog硬件描述語(yǔ)言編程的38譯碼器，包含測(cè)試描述
標(biāo)簽： Verilog 硬件描述語(yǔ)言 編程 譯碼器
上傳時(shí)間： 2014-01-23
上傳用戶：cc1015285075
verilog分頻器～時(shí)鐘為50hmz，波特率采用9600bps～
標(biāo)簽： verilog hmz 50 分頻器
上傳時(shí)間： 2013-12-27
上傳用戶：lwwhust
用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
標(biāo)簽： Verilog HDL GF C程序
上傳時(shí)間： 2014-01-13
上傳用戶：gyq
使用verilog編寫(xiě)分頻器，包括奇分頻和偶分頻，可以進(jìn)行任意奇偶分頻
標(biāo)簽： verilog 編寫(xiě) 分頻器
上傳時(shí)間： 2016-01-23
上傳用戶：stvnash
C#程序員參考手冊(cè).本書(shū)適合於需要C#語(yǔ)言和．NET Framework類(lèi)庫(kù)的快速參考的程序員和希望通過(guò)代碼示例學(xué)習(xí)編程的程序員閱讀。
標(biāo)簽： Framework 程序 NET 手冊(cè)
上傳時(shí)間： 2013-12-02
上傳用戶：wendy15
用verilog實(shí)現(xiàn)的記時(shí)器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
標(biāo)簽： verilog Quartus 時(shí)器 程序
上傳時(shí)間： 2013-12-17
上傳用戶：GHF
用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
標(biāo)簽： verilog Quartus 搶答器 程序
上傳時(shí)間： 2014-01-14
上傳用戶：sunjet
SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗(yàn)證。
標(biāo)簽： interface Verilog serial port
上傳時(shí)間： 2016-03-07
上傳用戶：jichenxi0730
文件 源碼可以再編輯 打入你要備份文件路徑就可以備份了
標(biāo)簽：
上傳時(shí)間： 2014-01-01
上傳用戶：曹云鵬
verilog語(yǔ)言中 testbencch編寫(xiě)-仿真工具綜合工具使用-全加器實(shí)例講解
標(biāo)簽： testbencch verilog 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-18
上傳用戶：gmh1314
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
