全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) Verilog HDL的
標簽： Verilog FPGA HDL 接口
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
這是一個rs譯碼器的verilog程序運行于quatus
標簽： verilog quatus 譯碼器 程序
上傳時間： 2015-05-31
上傳用戶：mikesering
Audacity是一款用於錄音和編輯聲音的、免費的開放源碼軟體。它可以執(zhí)行於Mac OS X、Microsoft Windows、GNU/Linux和其它作業(yè)系統(tǒng)
標簽： Microsoft Audacity Windows Linux
上傳時間： 2013-12-18
上傳用戶：yt1993410
使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發(fā)出各種不同的聲音
標簽： Verilog FPGA HDL 蜂鳴器
上傳時間： 2013-12-21
上傳用戶：wendy15
47譯碼器器的verilog源代碼,經(jīng)過編譯仿真的，絕對真確，對初學者很有幫助
標簽： verilog 譯碼器 源代碼 仿真
上傳時間： 2014-01-23
上傳用戶：lanhuaying
硬件描述語言,verilog HDL,實現(xiàn)了解碼器的設計
標簽： verilog HDL 硬件描述語言 解碼器
上傳用戶：sclyutian
用Verilog實現(xiàn)基于FPGA的通用分頻器
標簽： Verilog FPGA 分頻器
上傳時間： 2015-08-20
上傳用戶：songrui
verilog實現(xiàn)鎖存器，共有四個文件，包含測試文件
標簽： verilog 鎖存器
上傳時間： 2013-12-25
上傳用戶：wpwpwlxwlx
j2me的PushRegister代碼,用來從服務器端來向客戶端發(fā)送信息
標簽： PushRegister j2me
上傳時間： 2014-01-19
上傳用戶：plsee
蟲蟲下載站版權所有 京ICP備2021023401號-1
