這是用Verilog HDL編好的2選一數據選擇器 可以直接使用 沒有密碼
標簽： Verilog HDL 數據選擇器 密碼
上傳時間： 2014-01-25
上傳用戶：pkkkkp
BCH編碼器并行8路實現，速率達到300M以上
標簽： BCH 8路 編碼器 并行
上傳時間： 2014-01-26
上傳用戶：蟲蟲蟲蟲蟲蟲
verilog描述 23：59：59-00：00：00自減計時器 按set鍵，進入設置，依次是反向計時，小時，分鐘，秒設置，然后有進入反向計時， 在方向計時狀態，按timmer鍵，進入計時，在計時狀態，按timmer可以暫停和計時切換， 暫停狀態，按ADJ,直接清零，設置狀態按timmer鍵或是60秒無外部輸入信號，退出設置狀態
標簽： verilog set 59 00
上傳時間： 2013-12-17
上傳用戶：壞壞的華仔
一個QEP電路的verilog代碼。輸入信號是光電編碼器的A相和B相信號和一個處理時鐘，輸出的是計數信號和方向信號。
標簽： verilog QEP 電路 代碼
上傳時間： 2014-01-21
上傳用戶：wangdean1101
8選1數據選擇器行為建模及測試Verilog代碼
標簽： Verilog 數據選擇器 建模 代碼
上傳時間： 2016-06-10
上傳用戶：英雄
秒表計時器的verilog實現，是一個教授發表的學術論文。有點參考意義。
標簽： verilog 計時器
上傳時間： 2016-07-05
上傳用戶：大三三
用VC編的數碼相機仿真程序 包括圖像的預處理 DCT變換 壓縮等 最后可用verify.exe做比較
標簽： verify DCT exe 仿真程序
上傳時間： 2014-01-16
上傳用戶：Pzj
利用verilog實現的一個（2,1,2）卷積碼的編碼器,很有用的喲!
標簽： verilog 卷積碼 編碼器
上傳時間： 2016-07-08
上傳用戶：hustfanenze
用verilog HDL實現了83編碼器.
標簽： verilog HDL 編碼器
上傳時間： 2016-07-15
上傳用戶：731140412
用VERILOG語言實現了8BIT編碼器.
標簽： VERILOG 8BIT 語言 編碼器
上傳用戶：lgnf
蟲蟲下載站版權所有 京ICP備2021023401號-1
