FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享,包含許多常見(jiàn)設(shè)計(jì)問(wèn)題。
標(biāo)簽： FPGA CPLD 數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：mpquest
基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測(cè)量技術(shù)。同時(shí)采用閘門測(cè)量技術(shù)完成脈寬,占空比的測(cè)量。
上傳時(shí)間： 2013-12-26
上傳用戶：JIUSHICHEN
decoder3_8實(shí)現(xiàn)了FPGA或CPLD 實(shí)現(xiàn)3-8譯碼器的功能
標(biāo)簽： decoder FPGA CPLD 譯碼器
上傳時(shí)間： 2014-01-07
上傳用戶：x4587
MAX+plus II FPGA CPLD開(kāi)發(fā)軟件完美無(wú)限制破解版
上傳時(shí)間： 2014-01-07
上傳用戶：sjyy1001
FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
標(biāo)簽： cpld fpga FPGAcpld DRAM
上傳時(shí)間： 2017-07-20
上傳用戶：ikemada
基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽(tīng)名字就知道，不用再說(shuō)了吧，
上傳時(shí)間： 2014-08-09
上傳用戶：czl10052678
本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開(kāi)發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)計(jì)的正確性已通過(guò)硬件實(shí)驗(yàn)得到驗(yàn)證。
上傳時(shí)間： 2014-02-01
上傳用戶：wff
用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2017-08-05
上傳用戶：hwl453472107
CPLD和FPGA的使用方法有詳細(xì)的介紹！！！大家快來(lái)下載吧
上傳時(shí)間： 2017-09-14
上傳用戶：lacsx
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
