亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Cadence ALLEGRO

  • 基于FPGA的對象存儲控制器原型的硬件設計與實現.rar

    本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下: ⑴研究了對象存儲控制器的硬件設計,使其高效完成對象級接口的智能化管理和復雜存儲協議的解析,對對象存儲系統整體性能提升有重要意義?;赟oPC(片上可編程系統)技術,在FPGA(現場可編程門陣列)上實現的對象存儲控制器,具有功能配置靈活,調試方便,成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口,包含處理器模塊、內存模塊、Flash模塊等核心組成部分,提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口,還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時,從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題,并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略,并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案,Virtex-4內嵌PowerPC高性能處理器,可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計,包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制,通過了設計規則檢查,生成了網表用作下一步設計工作的交付文件。

    標簽: FPGA 對象存儲 原型

    上傳時間: 2013-04-24

    上傳用戶:lijinchuan

  • 基于FPGA與AD9857的四路DVBC調制器的設計.rar

    隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。

    標簽: FPGA 9857 DVBC

    上傳時間: 2013-04-24

    上傳用戶:sn2080395

  • FPGA可配置端口電路的設計.rar

    可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐,它有諸多功能:芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉換,對外圍芯片的驅動,完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法,依據可配置端口電路能實現的功能和工作原理,運用Cadence的設計軟件,結合華潤上華0.5μm的工藝庫,設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7],并完成了Verilog XL和Hspiee的功能和時序仿真,且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制,對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點,設計了一款邊界掃描電路,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講,有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能,為此本文采用二次函數輸出的電路結構來實現以上的功能,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓,將端口電路設計成3.3V和5V兼容的電路,通過仿真性能上已完全達到這一要求。此外,在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路,這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內,具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明:在實現TTL高電平輸出時,最大的驅動電流達到170mA,而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8];同樣,在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比,在延時和面積以及功耗略大的情況下,本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能,且驅動能力更加強大。

    標簽: FPGA 可配置 端口

    上傳時間: 2013-07-20

    上傳用戶:頂得柱

  • Cadance系列軟件使用與技巧簡介

    cadence是現在主流IC設計軟件,中芯國際等大公司均使用其進行IC設計,本文將講述其使用方法

    標簽: Cadance 軟件使用

    上傳時間: 2013-07-18

    上傳用戶:小火車啦啦啦

  • 霍爾傳感器A3144在精確位移測量中的應用

    介紹了Allegro公司推出的霍爾傳感器A3144的性能特點,利用單片機AdyC831的兩個通用v0口通過兩塊A3144實現了精確位移測量及自動判斷轉向的,并給出了實際應用的源程序。實際運行表明,本系

    標簽: A3144 霍爾傳感器 位移測量 中的應用

    上傳時間: 2013-06-04

    上傳用戶:xiaoyunyun

  • pad.rar

    cadence軟件下自作的焊盤文件,常用的器件的封裝,包括了0805 0603 1206 1608 vga 排阻,插針等器件

    標簽: pad

    上傳時間: 2013-06-12

    上傳用戶:唐僧他不信佛

  • dra_psm.rar

    利用cadence軟件做的常用器件的封裝。

    標簽: dra_psm

    上傳時間: 2013-07-24

    上傳用戶:tianjinfan

  • VerilogHDL數字設計與綜合夏宇聞譯(第二版)

    Verilog HDL是一種硬件描述語言(HDL:Hardware Discription Language),是一種以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司(該公司于1989年被Cadence公司收購)開發。該書本由淺入深的介紹了該技術的相關知識。推薦閱讀。

    標簽: VerilogHDL 數字設計

    上傳時間: 2013-05-30

    上傳用戶:13081287919

  • Orcad

    Cadence軟件使用的教材書,很不錯的內容的

    標簽: Orcad

    上傳時間: 2013-06-05

    上傳用戶:00.00

  • 交織與解交織的算法研究及FPGA實現

    本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案,本文對其性能進行了分析比較,選擇了一種工程中實用的設計方案進行設計,并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素,文中采用了單口SRAM實現,減少了對存儲器的使用,利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織,使用verilogHDL硬件描述語言來描述解交織器,用Cadence Nc-verilog進行仿真,Debussy進行debug,在Altera公司的FPGA開發板上進行測試,然后用ASIC實現。測試結果證明:時間解交織器的輸出正確,實現速度較快,占用面積較小。

    標簽: FPGA 算法研究

    上傳時間: 2013-04-24

    上傳用戶:梧桐

主站蜘蛛池模板: 徐水县| 都昌县| 陆川县| 开鲁县| 肇庆市| 克山县| 兰州市| 汽车| 句容市| 佳木斯市| 自治县| 寻甸| 九江县| 抚远县| 迁安市| 花垣县| 宁强县| 赤城县| 西充县| 平定县| 湘潭县| 高青县| 蒙阴县| 绥宁县| 调兵山市| 客服| 康马县| 红原县| 锦州市| 汤原县| 上思县| 大同市| 九江县| 时尚| 大连市| 阿图什市| 嘉禾县| 美姑县| 特克斯县| 黄石市| 建德市|