<kbd id="11616"></kbd>
UCOS-II的周邊的應(yīng)用範(fàn)例如Timer,keyboard
標(biāo)簽： keyboard UCOS-II Timer
上傳時(shí)間： 2015-05-27
上傳用戶：杜瑩12345
Audacity是一款用於錄音和編輯聲音的、免費(fèi)的開(kāi)放源碼軟體。它可以執(zhí)行於Mac OS X、Microsoft Windows、GNU/Linux和其它作業(yè)系統(tǒng)
標(biāo)簽： Microsoft Audacity Windows Linux
上傳時(shí)間： 2013-12-18
上傳用戶：yt1993410
/*用單純形算法求解多元函數(shù)極值計(jì)算機(jī)程序代碼*/ /************************ *試用單純形法求目標(biāo)函數(shù)： *f(x)= 4(x1 -5)*(x1 -5) + (x2 -6)*(x1 -5) *的極小值 *************************/
標(biāo)簽： x1 x2 算法 多元
上傳時(shí)間： 2015-06-08
上傳用戶：李夢(mèng)晗
用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接
標(biāo)簽： FPGA PGA 數(shù)字復(fù)接
上傳用戶：wendy15
用VHDL編寫(xiě)的由FPGA控制SDRAM的存儲(chǔ)控制程序
標(biāo)簽： SDRAM VHDL FPGA 編寫(xiě)
上傳時(shí)間： 2013-12-14
上傳用戶：waizhang
用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
標(biāo)簽： verilog fpga 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用
標(biāo)簽： FPGA Verilog HDL 鍵盤(pán)
上傳時(shí)間： 2013-12-12
上傳用戶：athjac
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽： Verilog FPGA HDL 蜂鳴器
上傳時(shí)間： 2013-12-21
用fpga技術(shù)實(shí)現(xiàn)基本的視頻信號(hào)處理：主題程序；視頻圖象數(shù)據(jù)采集程序；sram的讀寫(xiě)控制；測(cè)試程序
標(biāo)簽： fpga sram 視頻 程序
上傳時(shí)間： 2013-11-29
上傳用戶：chenxichenyue
這是一個(gè)TI DSP2812的GPIO的應(yīng)用: 跑馬燈程式,可以讓8個(gè)Led燈,每隔一秒鐘依序輪流閃爍,附錄了完整的程式註解
標(biāo)簽： 2812 GPIO DSP Led
上傳時(shí)間： 2014-01-10
上傳用戶：dapangxie
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
