碩士論文基于FPGA/CPLD實現的FFT算法與仿真分析
標簽： FPGA CPLD FFT 算法 仿真分析
上傳時間： 2017-02-07
上傳用戶：Mr.HWang
Altera FPGA-CPLD設計（基礎篇） 設計書籍 332頁
標簽： altera fpga
上傳時間： 2022-05-01
上傳用戶：
Altera FPGA CPLD學習筆記
標簽： fpga cpld
上傳時間： 2022-07-08
FPGA CPLD數字電路設計經驗分享
標簽： fpga cpld 數字電路設計
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區別和聯系
標簽： arm dsp fpga cpld sopc soc
基于FPGA-CPLD最小系統PCB的制作
標簽： fpga 最小系統 pcb cpld
上傳時間： 2022-07-18
上傳用戶：qingfengchizhu
FPGA CPLD中的Verilog設計小技巧
標簽： fpga cpld verilog
上傳時間： 2022-07-19
上傳用戶：jason_vip1
本書以FPGA/CPLD設計流程為主線，闡述了如何合理地利用ISE設計平臺集成的各種設計工具，高效地完成FPGA/CPLD的設計方法與技巧。全書在介紹FPGA/CPLD概念和設計流程的基礎上，依次論述了工程管理與設計輸入、仿真、綜合、約束、實現與布局布線、配置調試等主要設計步驟在ISE集成環境中的實現方法與技巧。 本書立足于工程實踐，結合作者多年工作經驗，選用大量典型實例，并配有一定數量的練習題。本書配套光盤收錄了所有實例的完整工程目錄、源代碼、詳細操作步驟和使用說明，利于讀者邊學邊練，提高實際應用能力。 本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等專業的教材，也可作為硬件工程師和IC工程師的實用工具書。
標簽： Xilinx-ISE FPGA CPLD 71.7
上傳時間： 2013-06-24
上傳用戶：gut1234567
可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數。同時，使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符，證明了本文所提出的算法的正確性。 另外，本文還對設計結果提出了進一步的改進方案，在乘法器內加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
標簽： FPGA CPLD FFT 算法
上傳時間： 2013-07-18
上傳用戶：wpt
基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
標簽： FPGA VHDL 數字頻率計 硬件描述語言
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
蟲蟲下載站版權所有 京ICP備2021023401號-1
