XILINX大學(xué)合作教材-Verilog+HDL程序設(shè)計(jì)與實(shí)踐
標(biāo)簽： xilinx Verilog HDL
上傳時(shí)間： 2022-03-28
上傳用戶：
基于verilog HDL的狀態(tài)機(jī)8位流水燈.適合感興趣的人學(xué)習(xí)參考
標(biāo)簽： verilog HDL 流水燈
上傳時(shí)間： 2022-04-23
上傳用戶：trh505
Verilog HDL 自動售票機(jī)的實(shí)現(xiàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí).
標(biāo)簽： Verilog HDL 自動售票機(jī)
上傳時(shí)間： 2022-04-27
清華大學(xué)verilog HDL源碼作業(yè)實(shí)驗(yàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
標(biāo)簽： verilog HDL
上傳時(shí)間： 2022-05-17
基于FPGA的反應(yīng)時(shí)間測試機(jī)verilog HDL實(shí)驗(yàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
標(biāo)簽： fpga verilog HDL
上傳時(shí)間： 2022-05-20
上傳用戶：20125101110
XILLINX VIVADO快速上手-HDL流程-內(nèi)含視頻、工程和中文版
標(biāo)簽： xillinx vivado FPGA
上傳時(shí)間： 2022-05-23
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼
標(biāo)簽： usb asic fpga verilog HDL
上傳時(shí)間： 2022-06-25
上傳用戶：qingfengchizhu
CPLD(復(fù)雜可編程邏輯器件）在數(shù)字電子技術(shù)領(lǐng)域中的應(yīng)用越來越廣泛，尤其適合于新產(chǎn)品的開發(fā)與小批量生產(chǎn)，因此深受廣大工程技術(shù)人員喜愛。本書定位于讓初學(xué)者從零起步，輕松學(xué)會 CPLD 的系統(tǒng)設(shè)計(jì)技術(shù)。本書以 ALTERA 公司的系列芯片為目標(biāo)載體，簡要分析了可編程邏輯器件的結(jié)構(gòu)和特點(diǎn)，以及相應(yīng)開發(fā)軟件的使用方法，同時(shí)，還用大量篇幅介紹了初學(xué)者最容易掌握的Verilog HDL硬件描述語言。本書完全以實(shí)戰(zhàn)為主、通過實(shí)踐的方法幫助讀者加深理解CPLD 的基本知識。本書附贈光盤一張，光盤中包含了書中所有實(shí)驗(yàn)的源程序。本書可供從事各類電子系統(tǒng)設(shè)計(jì)的廣大工程技術(shù)人員以及電子愛好者閱讀，也可作為電子類專業(yè)的教材或教學(xué)參考書使用。
標(biāo)簽： cpld verilog HDL
上傳時(shí)間： 2022-07-11
本書從實(shí)用的角度介紹了硬件描述語言Verilog-HDL。通過動手實(shí)踐,體驗(yàn)Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實(shí)例列舉了Verilog-HDL的用法，在后四章，以應(yīng)用系統(tǒng)為例詳細(xì)講解了系統(tǒng)設(shè)計(jì)的全過程。書中的全部例子都給出了仿真結(jié)果，其源代碼都在本書所附的CD-ROM中，并均經(jīng)過驗(yàn)證無誤。本書的前半部分特別適合于初學(xué)者，也可作為工程技術(shù)人員的參考內(nèi)容．后半部分很適合工程開發(fā) 和研究人員參考。本書除了介紹 Verilog-HDL外，還涉及到VB 編程、vc++和 DLL的開發(fā)等知識，以及接口等領(lǐng)域的問題，書中都進(jìn)行了詳盡的講解。
標(biāo)簽： Verilog-HDL
本書首先概述了數(shù)字集成電路發(fā)展的歷史與未來，指出了硬件描述語言 ( HDL) 在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了Verilog HDL的語法要點(diǎn)。在此基礎(chǔ)上，本書以 Verilog HDL為工具,介紹了幾種描述電路的方法與技巧， 列舉了幾個(gè)典型電路的描述實(shí)例， 然后用80C51單片機(jī)、硬盤控制器和PCI總線控制器接口等子系統(tǒng)的設(shè)計(jì)實(shí)例分別講解了自頂向下的層次化設(shè)計(jì)方法、同步與異步數(shù)據(jù)流的控制以及Master/Slave 狀態(tài)機(jī)在總線控制等方面的設(shè)寸技巧。文中還對Verilog建模與調(diào)試、BJST電路的原理與 Verilog實(shí)現(xiàn)做了詳細(xì)論述， 并提供了具體例子．最后以一個(gè)真實(shí)ASIC 例子的簡單介紹作為全書的結(jié)尾。本書是Verilog HDL用于數(shù)字電路設(shè)計(jì)的中高級讀本，可作為大專院校計(jì)算機(jī)、微電子學(xué)和半導(dǎo)體專業(yè)高年級本科生和研究生的教材．也可作為數(shù)字集成電路芯片設(shè)計(jì)人員的參考書。
標(biāo)簽： 數(shù)字電路設(shè)計(jì) verilog HDL
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
