用verilog HDL編寫的基于fpga的動(dòng)態(tài)數(shù)碼管顯示程序。
標(biāo)簽： verilog fpga HDL 編寫
上傳時(shí)間： 2017-07-09
上傳用戶：13681659100
用Verilog HDL編寫的秒表設(shè)計(jì)，可以實(shí)現(xiàn)百分之一秒，十分之一秒，秒，十秒等功能。
標(biāo)簽： Verilog HDL 編寫 秒表設(shè)計(jì)
上傳用戶：離殤
用verilog HDL 寫的時(shí)鐘程序，在DE2上實(shí)現(xiàn)了。
標(biāo)簽： verilog HDL 時(shí)鐘程序
上傳時(shí)間： 2017-07-11
上傳用戶：tyler
包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core 以8051為核的SOC中的萬年歷的設(shè)計(jì)
標(biāo)簽： DesignWare 8051 Datasheet MacroCell
上傳時(shí)間： 2013-12-21
上傳用戶：yyq123456789
海爾布倫 訪問狀態(tài)機(jī) 設(shè)計(jì) 用FSM方式 verilog HDL 語言描述
標(biāo)簽： verilog FSM HDL 海爾
上傳時(shí)間： 2017-07-13
上傳用戶：小碼農(nóng)lz
RTL 異步數(shù)據(jù)傳送模塊 用verilog HDL 語言描述 輸入為八比特?cái)?shù)據(jù)，執(zhí)行操作后異步每比特輸出。
標(biāo)簽： verilog RTL HDL 數(shù)據(jù)傳送
上傳時(shí)間： 2013-12-23
上傳用戶：lht618
移位運(yùn)算器SHIFTER 使用Verilog HDL 語言編寫，其輸入輸出端分別與鍵盤/顯示器LED 連接。移位運(yùn)算器是時(shí)序電路，在J鐘信號(hào)到來時(shí)狀態(tài)產(chǎn)生變化， CLK 為其時(shí)鐘脈沖。由S0、S1 、M 控制移位運(yùn)算的功能狀態(tài)，具有數(shù)據(jù)裝入、數(shù)據(jù)保持、循環(huán)右移、帶進(jìn)位循環(huán)右移，循環(huán)左移、帶進(jìn)位循環(huán)左移等功能。 CLK 是時(shí)鐘脈沖輸入，通過鍵5 產(chǎn)生高低電平M 控制工作模式， M=l 時(shí)帶進(jìn)位循環(huán)移位，由鍵8 控制CO 為允許帶進(jìn)位移位輸入，由鍵7 控制:S 控制移位模式0-3 ，由鍵6 控制，顯示在數(shù)碼管LED8 上 D[7..0]是移位數(shù)據(jù)輸入，由鍵2 和1 控制，顯示在數(shù)碼管2 和1 上 QB[7..0]是移位數(shù)據(jù)輸出，顯示在數(shù)碼管6 和5 上:cn 是移位數(shù)據(jù)輸出進(jìn)位，顯示在數(shù)碼管7 上。
標(biāo)簽： SHIFTER Verilog HDL 移位
上傳時(shí)間： 2014-01-16
上傳用戶：wys0120
用verilog HDL語言編寫的家用空調(diào)溫度控制器，可實(shí)現(xiàn)手動(dòng)，自動(dòng)控制兩種模式，并可實(shí)現(xiàn)報(bào)警功能。
標(biāo)簽： verilog HDL 語言 編寫
上傳時(shí)間： 2013-12-24
上傳用戶：894898248
簡弘倫：Verilog HDL IC設(shè)計(jì)核心技術(shù)實(shí)例詳解 源代碼,更新版本
標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2017-07-18
上傳用戶：pinksun9
用verilog HDL編寫的并串轉(zhuǎn)換模塊，在ISE軟件仿真過，也可綜合
標(biāo)簽： verilog HDL 編寫 轉(zhuǎn)換模塊
上傳時(shí)間： 2014-10-10
上傳用戶：han_zh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
