The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-20
上傳用戶：dave520l
9.1 通用可編程邏輯器件GAL 9.2 ABEL-HDL硬件描述語言 9.3 開發軟件ISP Synario操作簡介 9.4 可編程邏輯器件CPLD/FPGA 9.5 MAX+PLUSII開發軟件 邏輯器件，即可用來實現特定邏輯功能的電子器件。最基本的邏輯關系有“與”、“或”、“非”等。門電路等都是邏輯器件，如74LS08（2輸入四與門）實現“與”邏輯，74LS32（2輸入四或門）實現“或”邏輯，這是實現簡單邏輯功能，還有很多電路實現復雜邏輯功能，如微處理器等，這類是定制器件。
上傳時間： 2013-10-26
上傳用戶：jiangshandz
設計了一個基于FPGA的數據采集系統，并用Verilog HDL語言作為描述語言實現了對TLC0820的采樣控制和FPGA的數據處理等過程的控制，以Xilinx ISE 9.1i軟件為平臺，進行了設計輸入、分析與綜合、仿真與驗證等過程仿真實現了這一系統。
上傳時間： 2013-10-08
上傳用戶：13686209316
multisim10.0仿真軟件破解版下載:【軟件介紹】 Multisim本是加拿大圖像交互技術公司（Interactive Image Technoligics簡稱IIT公司)推出的以Windows為基礎的仿真工具，被美國NI公司收購后，更名為NI Multisim ，而V10.0是其（即NI，National Instruments）最新推出的Multisim最新版本。 目前美國NI公司的EWB的包含有電路仿真設計的模塊Multisim、PCB設計軟件Ultiboard、布線引擎Ultiroute及通信電路分析與設計模塊Commsim 4個部分，能完成從電路的仿真設計到電路版圖生成的全過程。Multisim、Ultiboard、Ultiroute及Commsim 4個部分相互獨立，可以分別使用。Multisim、Ultiboard、Ultiroute及Commsim 4個部分有增強專業版（Power Professional）、專業版（Professional）、個人版（Personal）、教育版（Education）、學生版（Student）和演示版（Demo）等多個版本，各版本的功能和價格有著明顯的差異。 NI Multisim 10用軟件的方法虛擬電子與電工元器件，虛擬電子與電工儀器和儀表，實現了“軟件即元器件”、“軟件即儀器”。NI Multisim 10是一個原理電路設計、電路功能測試的虛擬仿真軟件。 NI Multisim 10的元器件庫提供數千種電路元器件供實驗選用，同時也可以新建或擴充已有的元器件庫，而且建庫所需的元器件參數可以從生產廠商的產品使用手冊中查到，因此也很方便的在工程設計中使用。 NI Multisim 10的虛擬測試儀器儀表種類齊全，有一般實驗用的通用儀器，如萬用表、函數信號發生器、雙蹤示波器、直流電源；而且還有一般實驗室少有或沒有的儀器，如波特圖儀、字信號發生器、邏輯分析儀、邏輯轉換器、失真儀、頻譜分析儀和網絡分析儀等。 NI Multisim 10具有較為詳細的電路分析功能，可以完成電路的瞬態分析和穩態分析、 時域和頻域分析、器件的線性和非線性分析、電路的噪聲分析和失真分析、離散傅里葉分析、電路零極點分析、交直流靈敏度分析等電路分析方法，以幫助設計人員分析電路的性能。 NI Multisim 10可以設計、測試和演示各種電子電路，包括電工學、模擬電路、數字電路、射頻電路及微控制器和接口電路等。可以對被仿真的電路中的元器件設置各種故障，如開路、短路和不同程度的漏電等，從而觀察不同故障情況下的電路工作狀況。在進行仿真的同時，軟件還可以存儲測試點的所有數據，列出被仿真電路的所有元器件清單，以及存儲測試儀器的工作狀態、顯示波形和具體數據等。 NI Multisim 10有豐富的Help功能，其Help系統不僅包括軟件本身的操作指南，更要的是包含有元器件的功能解說，Help中這種元器件功能解說有利于使用EWB進行CAI教學。另外，NI Multisim10還提供了與國內外流行的印刷電路板設計自動化軟件Protel及電路仿真軟件PSpice之間的文件接口，也能通過Windows的剪貼板把電路圖送往文字處理系統中進行編輯排版。支持VHDL和Verilog HDL語言的電路仿真與設計。 利用NI Multisim 10可以實現計算機仿真設計與虛擬實驗，與傳統的電子電路設計與實驗方法相比，具有如下特點：設計與實驗可以同步進行，可以邊設計邊實驗，修改調試方便；設計和實驗用的元器件及測試儀器儀表齊全，可以完成各種類型的電路設計與實驗；可方便地對電路參數進行測試和分析；可直接打印輸出實驗數據、測試參數、曲線和電路原理圖；實驗中不消耗實際的元器件，實驗所需元器件的種類和數量不受限制，實驗成本低，實驗速度快，效率高；設計和實驗成功的電路可以直接在產品中使用。 NI Multisim 10易學易用，便于電子信息、通信工程、自動化、電氣控制類專業學生自學、便于開展綜合性的設計和實驗，有利于培養綜合分析能力、開發和創新的能力。 multisim10.0激活碼及破解序列號
上傳時間： 2015-01-03
上傳用戶：daoyue
課程設計要求設計并用FPGA實現一個數字頻率計，具體設計要求如下： 測量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統外部時鐘： 1024Hz 測量波形： 方波 Vp-p ＝ 3～5 V 硬件設備：Altera Flex10K10 五位數碼管 LED發光二極管 編程語言：Verilog HDL / VHDL
上傳時間： 2013-12-21
上傳用戶：1583060504
SystemC片上系統設計的源代碼： 書籍介紹： SystemC是被實踐證明的優秀的系統設計描述語言，它能夠完成從系統到門級、從軟件到硬件、從設計到驗證的全部描述。SystemC 2.01已作為一個穩定的版本提交到IEEE，申請國際標準。 本書為配合清華大學電子工程系SystemC相關課程的教學而編寫。全書分9章，內容包括：硬件描述語言的發展史；SystemC出現的歷史背景和片上系統設計方法學概述；SystemC的基本語法；SystemC的寄存器傳輸級設計和SystemC的可綜合語言子集，以及根據作者設計經歷歸結的RTL設計準則和經驗；接口、端口和通道等SystemC行為建模實例——片上總線系統；SystemC與VHDL/Verilog HDL的比較；SystemC的驗證標準和驗證方法學；SystemC開發工具SystemC_win、WaveViewer等，以及使用MATLAB進行SystemC算法模塊的驗證。每一章都精心編寫了課后習題以配合教學的需要。 本書可作為大學電子設計自動化（EDA）相關課程教材，也可供電子工程技術人員作為SystemC設計、應用開發的技術參考書。本書豐富的實例源代碼特別適合初學者根據內容實際運行、體會，舉一反三，以掌握SystemC進行應用系統設計。
上傳時間： 2014-11-29
上傳用戶：qoovoop
簡單的一個8位RISC，Verilog HDL代碼,類型為pic16c57
上傳時間： 2015-04-25
上傳用戶：xinyuzhiqiwuwu
CRC校驗碼，用于對數據流進行crc校驗。 主要有CRC_16,CRC_8,CRC_32校驗。 所用語言為Verilog HDL.
上傳時間： 2015-05-02
上傳用戶：qiao8960
循環冗余校驗，crc_16,主要運用在數字通信系統。用Verilog HDL編寫。
標簽： 循環冗余校驗
上傳時間： 2015-05-06
上傳用戶：ZJX5201314
串口操作源代碼，本代碼采用veilog HDL語言編寫，并經過本人多次驗證。
上傳時間： 2015-05-20
上傳用戶：luke5347
