Verilog-HDl實踐與應用系統設計
標簽： Verilog-HDl 實踐 應用系統
上傳時間： 2013-08-06
上傳用戶：eeworm
精通Verilog HDl：IC設計核心技術實例詳解
標簽： Verilog HDl IC設計 核心技術
上傳時間： 2013-07-24
專輯類----可編程邏輯器件相關專輯 Verilog-HDl實踐與應用系統設計-210頁-18.0M.rar
標簽： Verilog-HDl 18.0 210
上傳時間： 2013-07-23
上傳用戶：小宇NVO
專輯類-可編程邏輯器件相關專輯-96冊-1.77G Verilog-HDl實踐與應用系統設計-210頁-18.0M.pdf
上傳時間： 2013-04-24
上傳用戶：vodssv
采用 Verilog HDl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用Verilog
標簽： Verilog FPGA HDl 語言
上傳時間： 2013-07-06
上傳用戶：也一樣請求
Verilog HDl程序設計教程,一本實用的教程，值得一看。
標簽： Verilog HDl 程序設計 教程
上傳時間： 2013-05-26
上傳用戶：cy_ewhat
夏宇聞教授的數字系統設計教程Verilog HDl
標簽： VERILOG HDl 數字系統設計
上傳時間： 2013-07-20
上傳用戶：FFAN
本文利用Verilog HDl 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim
標簽： Verilog HDl 多功能 數字
上傳時間： 2013-07-21
上傳用戶：ve3344
Mentor Graphics HDl Designer 工具套件，為客戶帶來生產力更高的設計輸入、分析與管理功能，包括更強大的聯機資料表格，無論設計復雜性如何，都能迅速建立高品質且結構良好的硬件描述語言。HDl Designer Series可協助工程師迅速輸入和分析復雜的ASIC、FPGA和系統單芯片設計，讓客戶新產品于更短時間內上
標簽： Designer 2010.2 Series HDl
上傳時間： 2013-08-05
上傳用戶：hustfanenze
ALDEC公司的Active-HDl是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產品，設計輸入可以原理圖或硬件描述語言或有限狀態機 方式
標簽： Active HDl 30
上傳時間： 2013-07-14
上傳用戶：來茴
蟲蟲下載站版權所有 京ICP備2021023401號-1
<noscript id="66wcs"></noscript>
