ALDEC公司的Active-HDl是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品,設計輸入可以原理圖或硬件描述語言或有限狀態(tài)機 方式
標簽: Active 8.10 HDl
上傳時間: 2013-05-29
上傳用戶:1583060504
:視頻圖像采集verilog HDl源程序,視頻解碼芯片部分的,可以供參考
標簽: verilog HDl 視頻圖像 源程序
上傳時間: 2013-04-24
上傳用戶:koulian
·詳細說明:正式出版物《Verilog HDl 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDl Hardware Description Language a book fine PDF electron version.目 錄譯者序前言第1章 簡介&n
標簽: nbsp Verilog HDl 硬件描述語言
上傳時間: 2013-07-02
上傳用戶:6404552
·本書從用戶的角度全面闡述了Verilog HDl語言的重要細節(jié)和基本設計方法,并詳細介紹了Verilog 2001版的主要改進部分。本書重點關注如何應用Verilog語言進行數(shù)字電路和系統(tǒng)的設計和驗證,而不僅僅講解語法。全書從基本概念講起,并逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內容全部符合Verilog HDl IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業(yè)
標簽: Verilog nbsp HDl 數(shù)字設計
上傳用戶:gyq
·Verilog HDl: A Guide to Digital Design and
標簽: nbsp Verilog Digital Design
上傳用戶:誰偷了我的麥兜
·Verilog HDl Synthesis, A Practical Primer
標簽: nbsp Synthesis Practical Verilog
上傳用戶:muhongqing
人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機部分,值得學習
標簽: verilog HDl
上傳時間: 2013-05-30
上傳用戶:鳳臨西北
·HDl Chip Design
標簽: nbsp Design Chip HDl
上傳時間: 2013-06-18
上傳用戶:lizhen9880
本文主要介紹了Verilog HDl 語言的一些基本知識,目的是使初學者能夠迅速掌握HDl 設計方法,初步了解并掌握Verilog HDl語言的基本要素,能夠讀懂簡單的設計代碼并能 夠進行一些簡單設計的Verilog HDl建模。
標簽: Verilog HDl 入門教程
上傳時間: 2013-05-16
上傳用戶:mosliu
TMS3205402Verilog HDl源碼
標簽: 3205402 Verilog TMS HDl
上傳時間: 2013-08-17
上傳用戶:shizhanincc
蟲蟲下載站版權所有 京ICP備2021023401號-1