verilog HDl實現先進先出棧，不含測試文件
標簽： verilog HDl 棧
上傳時間： 2015-08-20
上傳用戶：rocwangdp
不錯的VHDl講義?淮淼腣HDl講義
標簽： VHDl HDl 講義
上傳時間： 2014-11-24
上傳用戶：開懷常笑
Verilog HDl是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模，想學習的這個資料對你有用。
標簽： Verilog HDl 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
Verilog HDl硬件描述語言，徐振林編著。pdf格式。
上傳時間： 2014-12-04
上傳用戶：tianyi223
利用EDA工具和硬件描述語言（HDl），根據產品的特定要求設計性能價格比高的片上系統，是目前國際上廣泛使用的方法。與傳統的設計方法不同，在設計開始階段并不一定需要具體的單片微控制器（MCU）和開發系統(仿真器)以及帶有外圍電路的線路板來進行調試，所需要的只是由集成電路制造廠家提供的用HDl描述的MCU核和各種外圍器件的HDl模塊。設計人員在EDA工具提供的虛擬環境下，不但可以編寫和調試匯編程序，也可以用HDl設計、仿真和調試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動轉換為電路結構，與制造廠家的單元庫、宏庫及硬核對應起來，通過仿真驗證后，即可投片制成專用的片上系統（SOC)集成電路。
標簽： EDA HDl 硬件描述語言
上傳時間： 2015-09-05
上傳用戶：cmc_68289287
verilog HDl 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10
標簽： verilog HDl PWM 編寫
上傳用戶：gdgzhym
Verilog HDl硬件描述語言 01簡介.PDF 02HDl指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDl Verilog 模型
上傳時間： 2013-12-28
上傳用戶：Andy123456
ActivH71sp1pch有關active HDl得.好像.
標簽： ActivH active 1pch pch
上傳時間： 2013-12-25
上傳用戶：lxm
王金明的Verilog HDl程序集合，包含各個常用的程序
標簽： Verilog HDl 程序
上傳時間： 2013-11-26
上傳用戶：星仔
基于Verilog-HDl的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 9.1.1 由系統功能描述時序關系 9.1.2 流程圖的設計 9.1.3 系統功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細描述及仿真 9.1.6 功能模塊Verilog-HDl描述的模塊化方法 9.1.7 輸入檢測模塊的詳細描述及仿真 9.1.8 計數模塊的詳細描述 9.1.9 可編程單脈沖發生器的系統仿真 9.1.10 可編程單脈沖發生器的硬件實現 9.1.11 關于電路設計中常用的幾個有關名詞
標簽： Verilog-HDl 9.1 功能描述
上傳時間： 2015-09-16
上傳用戶：chfanjiang
蟲蟲下載站版權所有 京ICP備2021023401號-1
