<strike id="cqiuk"></strike>
飛思卡爾的PCB布局布線應(yīng)用筆記，很值得學(xué)習(xí)的
標(biāo)簽： PCB 飛思卡爾 布局布線 應(yīng)用筆記
上傳時(shí)間： 2013-10-21
上傳用戶：aa7821634
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程?！肮び破涫拢叵壤淦鳌?，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級(jí)的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
IC設(shè)計(jì)cadence教程ppt版
標(biāo)簽： cadence IC設(shè)計(jì) 教程
上傳時(shí)間： 2013-10-15
上傳用戶：liansi
介紹了外置式USB無損圖像采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案，它用于特殊場合的圖像處理及其相關(guān)領(lǐng)域。針對(duì)圖像傳輸?shù)奶攸c(diǎn)，結(jié)合FPCA/CPLD和USB技術(shù)，給出了硬件實(shí)現(xiàn)框圖，同時(shí)給出了PPGA/CPLD內(nèi)部時(shí)序控制圖和USB程序流程圖，結(jié)合框圖和部分程序源代碼，具體講述了課題中遇到的難點(diǎn)和相應(yīng)的解決方案。
上傳時(shí)間： 2013-10-29
上傳用戶：qw12
采用EEPROM 工藝設(shè)計(jì)通用陣列邏輯器件 ——遇到的問題與解決方案 深圳市國微電子股份有限公司 裴國旭 電可擦除只讀存儲(chǔ)器（EEPROM）工藝可廣泛運(yùn)用于各種消費(fèi)產(chǎn)品中，像微控制器、 無線電話、數(shù)字信號(hào)處理器、無線通訊設(shè)備以及諸如專用芯片設(shè)計(jì)等諸多應(yīng)用設(shè)備中。0.18μmEEPROM 智能模塊平臺(tái)可廣泛應(yīng)用于快速增長的IC 卡市場，如手機(jī)SIM 卡、借記卡、信用卡、身份證、智能卡、USB 鑰匙以及其他需要安全認(rèn)證或需時(shí)常更新和編寫資料的應(yīng)用設(shè)備中。
標(biāo)簽： EEPROM 工藝設(shè)計(jì) 陣列 邏輯器件
上傳時(shí)間： 2013-11-10
上傳用戶：baba
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
選擇數(shù)據(jù)采集卡3個(gè)基本指標(biāo)就：是通道數(shù)、采樣率和分辨率。 選型的關(guān)鍵還是看您用數(shù)據(jù)采集卡做什么用，千萬不要盲目選擇數(shù)據(jù)采集卡。因?yàn)椴煌臄?shù)據(jù)采集卡用的地方不同，首先你要確定你的用途， 知道用處了才能更好的選型。
標(biāo)簽： 如何選擇 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-11-21
上傳用戶：R50974
本卡是一種基于PXI 總線的任意波形發(fā)生器，可直接插在IBM-PC/AT 或與之兼容的計(jì)算機(jī)內(nèi)的任一PXI插槽中，構(gòu)成實(shí)驗(yàn)室、產(chǎn)品質(zhì)量檢測中心等各種領(lǐng)域的數(shù)據(jù)采集、波形分析和處理系統(tǒng)。也可構(gòu)成工業(yè)生產(chǎn)過程監(jiān)控系統(tǒng)。它的主要應(yīng)用場合為： ◆ 電子產(chǎn)品質(zhì)量檢測 ◆ 信號(hào)采集 ◆ 過程控制 ◆ 伺服控制
標(biāo)簽： PXI 任意波形發(fā)生器
上傳時(shí)間： 2013-10-22
上傳用戶：asdstation
采用霍夫變換法對(duì)雷達(dá)目標(biāo)進(jìn)行起始，解決了機(jī)動(dòng)目標(biāo)的非線性強(qiáng)的問題，得到精確的航跡起始初值信息，并將初值信息作為無跡卡爾曼濾波目標(biāo)跟蹤的初始輸入，實(shí)現(xiàn)對(duì)機(jī)動(dòng)目標(biāo)的跟蹤。較其它的算法，霍夫-無跡卡爾曼濾波具有更高的精度。實(shí)驗(yàn)仿真，證明了其有效性。
標(biāo)簽： 卡爾曼濾波 目標(biāo)檢測
上傳時(shí)間： 2014-01-04
上傳用戶：417313137
文中論述了一種虛擬示波器的開發(fā)過程，采用Labview獨(dú)有的圖形化G語言進(jìn)行編程，利用我們PC機(jī)上配置的普通聲卡代替專業(yè)的數(shù)據(jù)采集卡進(jìn)行數(shù)據(jù)采集。重點(diǎn)闡述對(duì)示波器的的數(shù)據(jù)采集、觸發(fā)控制、時(shí)基以及幅值的控制、相位差的測量、頻率和峰峰值的測量，波形的保存和回放等功能模塊的設(shè)計(jì)。
標(biāo)簽： LabVIEW 聲卡 虛擬數(shù)字 示波器
上傳時(shí)間： 2013-11-30
上傳用戶：nunnzhy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="2es0k"></bdo>