摘要：本文介紹了以PIC16C74單片機為核心的IC卡讀寫器的系統設計，系統實現了IC卡及外部存儲器的讀寫、PC機與單片機的串行通訊、硬件上實現了串口供電的工作方式，系統具有實用性強穩定性高等特點。 關鍵詞：PIC單片機；IC卡讀寫；串行通訊；串口供電
上傳時間： 2013-11-15
上傳用戶：z1191176801
精通VerilogHDL：IC設計核心技術實例詳解
標簽： VerilogHDL IC設計 核心技術
上傳時間： 2013-11-11
上傳用戶：ve3344
本文詳細介紹了利用邏輯加密卡SLE4442 設計IC 卡保險箱(DEMO 板)的過程該保險箱是利用P87LPC764 做處理器另擴展1 片E2PROM 組成的應用系統該保險箱具有如下功能卡號自學習讀卡出錯計數和非法卡計數達到設定次數保險箱死鎖控制該保險箱有權限和功能不同3 種卡(1)用戶卡最終用戶開箱用權限最低(2)客戶卡分配用戶卡給指定的保險箱(3)超級卡用于死鎖后開箱用權限最高
上傳時間： 2013-10-09
上傳用戶：wang0123456789
HT45R3X系列觸控IC按鍵識別SWIP介紹 HOLTEK 用于觸控按鍵的IC 有：HT45R34、HT45R36、HT45R38 等。為了幫助使用者，在利用這些IC 開發項目時，省去重復編寫按鍵檢測程序的工作，我們特此寫出 SWIP，用于HT45R34，HT45R36，HT45R38 的觸摸按鍵檢測功能，使用者只需修改UserSet.inc 中的幾個參數，便可實現對HT45R34，HT45R36，HT45R38 的觸摸按鍵檢測功能。
上傳時間： 2013-11-19
上傳用戶：zjf3110
TI半導體針對工業應用推出了基于ARM926EJ-S內核的低功耗ARM9處理器AM17xx和AM18xx。其中，AM17xx 和OMAPL137在軟件和引腳上兼容；AM18xx 和OMAPL138在軟件和引腳上兼容。基于本系列處理器，用戶可快速開發出具有強壯可靠操作系統、豐富用戶接口、高性能的處理能力的設備。
上傳時間： 2013-10-19
上傳用戶：9牛10
針對目前主流的Philips 公司Mifare1 卡，提出了一套基于單片機和VFP9.0 的IC卡管理系統設計方案，給出了整體設計及編程思路，并對其中的技術細節做了詳細說明。
上傳時間： 2013-12-28
上傳用戶：chaisz
采用飛利浦公司的Mifare卡作IC卡，設計以射頻技術為核心，以單片機為控制器的IC公交自動收費系弘中的應用。
上傳時間： 2014-12-28
上傳用戶：lliuhhui
1 序言1.1 版本1.0-19921992 I2C 總線規范的這個版本有以下的修正• 刪除了用軟件編程從機地址的內容因為實現這個功能相當復雜而且不被使用• 刪除了低速模式實際上這個模式是整個I2C 總線規范的子集不需要明確地詳細說明• 增加了快速模式它將位速率增加4 倍到達400kbit/s 快速模式器件都向下兼容即它們可以在0~100kbit/s 的I2C 總線系統中使用• 增加了10 位尋址允許1024 個額外的從機地址• 快速模式器件的斜率控制和輸入濾波改善了EMC 性能注意100kbit/s 的I2C 總線系統或100kbit/s 器件都沒有改變1.2 版本2.0-1998I2C 總線實際上已經成為一個國際標準在超過100 種不同的IC 上實現而且得到超過50 家公司的許可但是現在的很多應用要求總線速度更高電源電壓更低這個更新版的I2C 總線規范滿足這些要求而且有以下的修正• 增加了高速模式Hs 模式它將位速率增加到3.4Mbit/s Hs 模式的器件可以和I2C 總線系統中快速和標準模式器件混合使用位速率從0~3.4Mbit/s• 電源電壓是2V 或更低的器件的低輸出電平和滯后被調整到符合噪聲容限的要求而且保持和電源電壓更高的器件兼容• 快速模式輸出級的0.6V 6mA 要求被刪除• 新器件的固定輸入電平被總線電壓相關的電平代替• 增加了雙向電平轉換器的應用信息
上傳時間： 2014-12-28
上傳用戶：hakim
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and system-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high pin counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
上傳時間： 2013-10-22
上傳用戶：ztj182002
