已通過CE認(rèn)證。（為什么要選擇經(jīng)過CE認(rèn)證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動(dòng)電路。所選購的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達(dá)1.5V的低壓器件。 更先進(jìn)的波形驅(qū)動(dòng)電路極大抑制工作噪聲,配合IC廠家認(rèn)證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗(yàn),保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級(jí)軟件（免費(fèi)）?？蓽y(cè)試SRAM、標(biāo)準(zhǔn)TTL/COMS電路，并能自動(dòng)判斷型號(hào)。 自動(dòng)檢測(cè)芯片錯(cuò)插和管腳接觸不良,避免損壞器件。 完善的過流保護(hù)功能,避免損壞編程器。 邏輯測(cè)試功能?？蓽y(cè)試和自動(dòng)識(shí)別標(biāo)準(zhǔn)TTL/CMOS邏輯電路和用戶自定義測(cè)試向量的非標(biāo)準(zhǔn)邏輯電路。 豐富的軟件功能簡化操作，提高效率，避免出錯(cuò)，對(duì)用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對(duì)象器件的各種操作、設(shè)置，包括器件型號(hào)設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運(yùn)行時(shí)一步進(jìn)入寫片操作。器件型號(hào)選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗(yàn)、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動(dòng)啟動(dòng)批處理命令，無須人工按鍵。自動(dòng)序列號(hào)功能按用戶要求自動(dòng)生成并寫入序列號(hào)。借助于開放的API用戶可以在線動(dòng)態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號(hào)選錯(cuò)，軟件按照實(shí)際讀出的ID提示相近的候選型號(hào)。自動(dòng)識(shí)別文件格式, 自動(dòng)提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號(hào) 編程(秒) 校驗(yàn)(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
標(biāo)簽： superpro 280 驅(qū)動(dòng) 編程器軟件
上傳時(shí)間： 2013-10-18
上傳用戶：suicoe
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-21
上傳用戶：wxqman
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and system-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high pin counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
上傳時(shí)間： 2013-11-21
上傳用戶：不懂夜的黑
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級(jí)的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
IC設(shè)計(jì)cadence教程ppt版
標(biāo)簽： cadence IC設(shè)計(jì) 教程
上傳時(shí)間： 2013-10-15
上傳用戶：liansi
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
IC的好壞測(cè)試
上傳時(shí)間： 2013-10-16
上傳用戶：13817753084
DH45L是基于CMOS工藝設(shè)計(jì)和生產(chǎn)的霍爾IC，元件內(nèi)部集成了霍爾效應(yīng)片、電壓調(diào)節(jié)器、休眠喚醒控制電路、信號(hào)放大濾波電路、偏移補(bǔ)償電路、施密特觸發(fā)器，開漏極輸出。與DH481周期性周期檢測(cè)磁場(chǎng)不同，DH45L連續(xù)檢測(cè)環(huán)境磁場(chǎng)強(qiáng)度，響應(yīng)速度快，但功耗較大(2mA)。DH45L不區(qū)分N極和S極，對(duì)N極和S極都感應(yīng)，因此便于較小磁鋼的裝配。電壓是5-24V.
標(biāo)簽： 霍爾開關(guān) 45L DH 45
上傳時(shí)間： 2013-11-12
上傳用戶：zhaiyanzhong
QX5305 是一款高效率，穩(wěn)定可靠的高亮度LED燈驅(qū)動(dòng)控制IC，內(nèi)置高精度比較器，off-time控制電路，恒流驅(qū)動(dòng)控制電路等，特別適合大功率，多個(gè)高亮度LED燈串恒流驅(qū)動(dòng)。 QX5305采用固定off-time控制工作方式，其工作頻率可高達(dá)2.5MHz，可使外部電感和濾波電容、體積減少，效率提高。 在DIM腳加PWM信號(hào)，可調(diào)節(jié)LED燈的亮度。 通過調(diào)節(jié)外置的電阻，能控制高亮度LED燈的驅(qū)動(dòng)電流，使LED燈亮度達(dá)到預(yù)期恒定亮度，流過高亮度LED燈的電流可從幾毫安到2安培變化。 方框圖： 管腳排列圖： QX5305的特性 可編程驅(qū)動(dòng)電流，最高可達(dá)2A 高效率：最高達(dá)95% 寬輸入電壓范圍：2.5V~36V 高工作頻率：2.5MHz 工作頻率可調(diào)：500KHz~2.5MHz 驅(qū)動(dòng)LED燈功能強(qiáng)：LED燈串可從1個(gè)到幾十個(gè)LED高亮度燈 亮度可調(diào)：通過EN端PWM，調(diào)節(jié)LED燈亮度 QX5305應(yīng)用范圍 干電池供電LED燈串 LED燈杯 RGB大顯屏高亮度LED燈 平板顯示器LED背光燈 恒流充電器控制 通用恒流源。 工作原理簡述： QX5305 采用峰值電流檢測(cè)和固定off-time控制方式。片內(nèi)的R-S觸發(fā)器分別由off-time定時(shí)器置位和CS比較器、FB比較復(fù)位，它控制外部MOSFET管并和功率電感 L、LED、肖特基二極管共同構(gòu)成一個(gè)自振蕩的，連續(xù)電感電流模式的升壓型恒流LED驅(qū)動(dòng)電路（參見圖1）。 除了固定off-time控制這點(diǎn)外，QX5305的工作方式和普通的電流模式PWM控制型DC/DC升壓電路非常相似。當(dāng)工作在連續(xù)電流模式下時(shí)，流過功率電感的電流IL如圖所示：
上傳時(shí)間： 2013-10-26
上傳用戶：TF2015
圖解實(shí)用電子技術(shù)叢書 存儲(chǔ)器IC的應(yīng)用技巧
標(biāo)簽： 圖解 IC的 電子技術(shù) 存儲(chǔ)器
上傳時(shí)間： 2013-10-09
上傳用戶：wfymay
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
