使用Libero提供的異步通信IP核實(shí)現(xiàn)UART通信，并附帶仿真程序。UART設(shè)置為1位開(kāi)始位，8位數(shù)據(jù)位，1位停止位，無(wú)校驗(yàn)。且UART發(fā)送自帶2級(jí)FIFO緩沖，占用FPGA面積很小。
標(biāo)簽： Libero UART IP核 異步通信
上傳時(shí)間： 2013-12-09
上傳用戶：拔絲土豆
基于Avalon的SDRAM控制器IP核
標(biāo)簽： Avalon SDRAM IP核 控制器
上傳時(shí)間： 2013-11-25
上傳用戶：stella2015
這是一個(gè)完整的pwm ip 核，可在sopc中實(shí)例化該核，下載即可用，絕對(duì)好使。
標(biāo)簽： pwm ip
上傳時(shí)間： 2013-11-29
上傳用戶：zhuimenghuadie
用于fpga的sopc的ip核，是學(xué)習(xí)ipcore編碼的好教程
標(biāo)簽： fpga sopc
上傳時(shí)間： 2017-04-26
上傳用戶：wsf950131
調(diào)用FPGA的IP核實(shí)現(xiàn)FFT運(yùn)算，在xilinx的vertex4sx55FPGA的實(shí)現(xiàn)
標(biāo)簽： FPGA FFT IP核 運(yùn)算
上傳時(shí)間： 2013-12-24
上傳用戶：teddysha
cic抽取濾波器ip核，用于射頻采樣數(shù)字下變頻模塊的核心數(shù)字信號(hào)處理部分.此ip核已經(jīng)過(guò)ise10.2驗(yàn)證
標(biāo)簽： cic 抽取濾波器
上傳時(shí)間： 2014-11-22
上傳用戶：3到15
vhdl 寫(xiě)的 PCI IP核程序，已經(jīng)過(guò)測(cè)試
標(biāo)簽： vhdl PCI IP核 程序
上傳時(shí)間： 2014-09-09
上傳用戶：天誠(chéng)24
完整的用VERILOG語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼,包括文檔
標(biāo)簽： VERILOG USB 2.0 IP核
上傳時(shí)間： 2017-05-14
上傳用戶：leixinzhuo
這是CAN總線控制器的IP核，源碼是由Verilog HDL編寫(xiě)的。其硬件結(jié)構(gòu)與SJA1000類似，滿足CAN2.0B協(xié)議。
標(biāo)簽： CAN 總線控制器 IP核
上傳時(shí)間： 2014-01-05
上傳用戶：sxdtlqqjl
IIC通信協(xié)議IP核，描述IIC協(xié)議在FPGA上的實(shí)現(xiàn)
標(biāo)簽： IIC 通信協(xié)議 IP核
上傳時(shí)間： 2013-12-26
上傳用戶：我干你啊
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
