基于SOPC技術(shù)的異步串行通信IP核的設(shè)計(jì)
介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過(guò)將設(shè)計(jì)好的UART IP核集成到...
IP-Tables技術(shù)資料
?? 資源總數(shù)：3111
?? 源代碼：48266
?? IP-Tables全部資料 (3111個(gè))
如何仿真IP核(建立modelsim仿真庫(kù)完整解析)
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例...
7.4 基于IP CORE的BLOCK RAM設(shè)計(jì)修改稿
7.4 基于IP CORE的BLOCK RAM設(shè)計(jì)修改稿。...
定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼
定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼...
自學(xué)ZedBoard：使用IP通過(guò)ARM PS訪問(wèn)FPGA（源代碼）
這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream...
使用LabVIEW FPGA模塊設(shè)計(jì)IP核
對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開(kāi)發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開(kāi)發(fā)，將...
基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例
QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說(shuō)明。 Step1：打開(kāi)QuartusII，選擇File—New Projec...
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)...
ISE新建工程及使用IP核步驟詳解
ISE新建工程及使用IP核步驟詳解...
基于FPGA的DDS IP核設(shè)計(jì)方案
以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為S...