iSensor Imu安裝技巧
上傳時(shí)間： 2014-01-10
上傳用戶(hù)：asdgfsdfht
iSensor Imu快速入門(mén)指南和偏置優(yōu)化技巧
標(biāo)簽： iSensor Imu 快速入門(mén)
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：小草123
Imu軟件，點(diǎn)對(duì)點(diǎn)通信
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：秦莞爾w
介紹了Imu器件的模型參數(shù)及實(shí)驗(yàn)驗(yàn)證研究
標(biāo)簽： Imu 器件 模型參數(shù) 實(shí)驗(yàn)
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：jhksyghr
介紹Imu器件的試驗(yàn)測(cè)試和參數(shù)分析，搞導(dǎo)航的朋友有一定用
標(biāo)簽： Imu 器件 參數(shù)分析 測(cè)試
上傳時(shí)間： 2016-04-09
上傳用戶(hù)：ztj182002
摘要:對(duì)基于彈載Imu/C:PS組合導(dǎo)航系統(tǒng)的動(dòng)基座對(duì)準(zhǔn)問(wèn)題進(jìn)行了研究與仿真 首先，分析了彈載Imu與GI S的系統(tǒng)誤差，建 立獲得了其系統(tǒng)誤差模型 然后，利用卡爾曼濾波技術(shù)，設(shè)計(jì)了彈載Imu/UPS組合導(dǎo)航系統(tǒng)的動(dòng)基座對(duì)準(zhǔn)算法 仿真結(jié)果表明，在初 始誤差較大的情況下，經(jīng)過(guò)36。秒的動(dòng)基座對(duì)準(zhǔn)，Imu的姿態(tài)角誤差可降至10個(gè)角秒，同時(shí)位置和速度誤差也得到了有效修正，從而 證明該動(dòng)基座對(duì)準(zhǔn)算法是行之有效的 關(guān)} i}慣性測(cè)量裝} <Imu)。全球定位系統(tǒng)<GPS) 動(dòng)基座對(duì)準(zhǔn) 卡爾曼濾波
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：yepeng139
Imu姿態(tài)跟蹤，利用粒子濾波器實(shí)現(xiàn)，可用于機(jī)器人姿態(tài)確定
標(biāo)簽： Imu
上傳時(shí)間： 2017-08-28
上傳用戶(hù)：klin3139
lpc2148 communicate with Imu ADIS16350 through SPI
標(biāo)簽： communicate through 16350 2148
上傳時(shí)間： 2017-09-19
上傳用戶(hù)：大三三
MiniImu AHRS 姿態(tài)儀上位機(jī) Mini Imu AHRS 姿態(tài)儀硬件軟件資料
標(biāo)簽： 上位機(jī)
上傳時(shí)間： 2022-07-16
上傳用戶(hù)：bluedrops
為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成Imu信號(hào)的采集和緩存以及系統(tǒng)控制信號(hào)的整合；DSP通過(guò)EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開(kāi)發(fā)，且在FPGA中使用調(diào)用IP核來(lái)實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開(kāi)發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開(kāi)發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制，將采集處理按照功能劃分四個(gè)相對(duì)獨(dú)立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶(hù)指定的優(yōu)先級(jí)運(yùn)行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開(kāi)發(fā)是軟、硬件研究緊密結(jié)合的過(guò)程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開(kāi)發(fā)流程；其次針對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開(kāi)發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號(hào)采集模塊和數(shù)據(jù)存儲(chǔ)模塊；最后，對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的功能測(cè)試與驗(yàn)證，完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿(mǎn)足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：lishuoshi1996
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
