SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 Mhz and CPU clock = 100 Mhz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
標簽： controller written NIOS2 using
上傳時間： 2016-08-12
上傳用戶：王楚楚
GINSmodules to enable the low-power wireless sensor networks measurement system. Available in 868/916 Mhz, 433 Mhz, GINS PROGRAME
標簽： GINSmodules measurement Available low-power
上傳時間： 2016-09-27
上傳用戶：希醬大魔王
RECOMMENDATION ITU-R M.1653*,** Operational and deployment requirements for wireless access systems including radio local area networks in the mobile service to facilitate sharing between these systems and systems in the Earth exploration-satellite service (active) and the space research service (active) in the band 5 470-5 570 Mhz within the 5 460 5 725 Mhz range
標簽： RECOMMENDATION requirements Operational deployment
上傳時間： 2016-10-21
上傳用戶：miaochun888
提出了基于嵌入式技術CCD 采集系統的新方法,并以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統,解決了傳統采集方法中系統過于龐大和復雜的問題,具有結構簡單、小型化和智能化的特點。試驗結果表明,該系統實現了CCD 輸出圖像的高速采集和實時顯示,數據采集速率達到5 Mhz。
上傳時間： 2016-11-04
上傳用戶：lizhizheng88
智能頻率計 1. 頻率測量范圍為1Hz~1Mhz 2. 當頻率在1KHz以下時采用測周方法 其它情 況采用測頻方法.二者之間自動轉換 3. 測量結果顯示在數碼管上,單位可以是Hz（Ｈ）、 KHz（ＡＨ）或Mhz（ＢＨ）。 ４. 測量過程不顯示數據，待測量結果結束后，直接顯示結果。
上傳時間： 2013-12-29
上傳用戶：LouieWu
I often need a simple function generator. Just to generate a certain frequency. After all the years I ve worked with electronics, I still haven t got me one. Even though I need it now and then, I just couldn t seem to justify the cost of one. So, standard solution - build one yourself. I designed a simple sinewave generator based on a Analog Devices AD9832 chip. It will generate a sinewave from 0.005 to 12 Mhz in 0.005 Hz steps. That s pretty good, and definitely good enough for me ! But while waiting for the AD9832 chip to arrive, I came up with a very simple version of the DDS synth, using just the 2313 and a resistor network.
標簽： frequency generator function generate
上傳時間： 2013-12-17
上傳用戶：thesk123
DDR SDRAM控制器的VHDL源代碼，含詳細設計文檔。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 Mhz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 Mhz performance with automatic place and route tools.
上傳時間： 2014-11-01
上傳用戶：l254587896
到目前為止，大部分人都已非常熟悉 Java 2平臺，以及 Sun如何把 Java技術分成三個版本 (標準版、袖珍版以及企業版），Sun 在1999年6月時推出了 Java 2袖珍版 (J2ME)來滿足消費電子和嵌入設備的需要。J2ME是為了那些使用有限的能源、有限的網絡連接 (常常是無線連接)以及有限圖形用戶界面能力的設備開發的。它最初的目標是 16位或 32位處理器，16 Mhz時鐘頻率， 512K或更少內存的設備。乍一看之下， J2ME就像一個沒有綁定明顯主題的松散的應用程序接口和技術規范。我們想通過說它不是什么東西的方法來描述它，它不是一組用于臺式機 Java應用程序規范，如果你再觀察仔細一些，你會發現所有的 J2ME組件都圍繞一個中心，這些中心被稱為configuration(配置 ，Sun的市場營銷資料也稱它們 design centers，設計中心），它們中間的每一個都是用于消費電子和嵌入設備的特別的類。
標簽：
上傳時間： 2014-06-17
上傳用戶：小碼農lz
本例展示了如何利用外設TIM2來產生四路頻率不同的信號。 TIM2時鐘設置為36Mhz，預分頻設置為2，使用輸出比較-翻轉模式（Output Compare Toggle Mode）。 TIM2計數器時鐘可表達為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 Mhz 設置TIM2_CCR1寄存器值為32768，則CC1更新頻率為TIM2計數器時鐘頻率除以CCR1寄存器值，為366.2 Hz。因此，TIM2通道1可產生一個頻率為183.1 Hz的周期信號。 同理，根據寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可產生一個頻率為366.3 Hz的周期信號；TIM2通道3可產生一個頻率為732.4 Hz的周期信號；TIM2通道4可產生一個頻率為1464.8 Hz的周期信號。 可以通過示波器觀察各路輸出
上傳時間： 2014-01-22
上傳用戶：plsee
ATmega8是基于增強的AVR RISC結構的低功耗8位CMOS微控制器。由于其先進的指令 集以及單時鐘周期指令執行時間， ATmega8 的數據吞吐率高達1 MIPS/Mhz，從而可以 緩減系統在功耗和處理速度之間的矛盾。
上傳時間： 2017-03-30
上傳用戶：shinesyh
